r

2-11 CIRCUITO UNIDAD LÓGICA ARITMÉTICA (AL[I)

Objetivo

Entender las funciones y aplicaciones de la ALU, o unidad lógica aritmética.

Discusion

En este experimento se usara un cl ALU 74191 para introducir el concepto

delALU. El diagrama lógico se muestra en la Fig. 2-S4.

Fig.2_54

Este consta de dos principales partes: la unidad aritmética y la unidad lógica.

La salida, ya sea aritmética o lógica, se selecciona con un multiplexor (MUX).
\_-/
52 es la compuerta de selección del MUX y su estado determinara la salida
del ALU.

Cuando S2=0, se ejecutan operaciones aritméticas.

Cuando S2=1, se ejecutan operaciones lógicas.

La Fig. 2-55 muestra la asignación de pines y la Tabla 2-33 es la tabla de verdad

de|74181.

2-76
 A2
AI
AO
83
82 l¡B
BI
BO

t¡l§I§r30

ilode \/
§elect
Fig. 2-55

MODE SELECT ACTIVE LOW INPUTS ACTIVE HIGH INPUTS

INPUTS &OUTPUTS &OUTPUTS
LOGIC ARITHMETIC LOGIC ARITHMETIC
S3 S2 S1 SO (M=H) (M=L) (Cn=l-¡ (M=H) (M=L) (Cn=f{¡
L L L L Á A minus 1
A A
L L L H AB AB minus 1
A+B A+B
L L H L A+B AB minusl AB n+B
L L H H Logical 1 minus 1 Logical0 Minus 1

LHLL A+B Aplus(A+B¡ AB A plus AB

L H L H B AB plus 1n*B¡ B (A+B) ptus RB
L H H L AeB AminusBminus'l \OB A minus B minus .l

LHHH A+B A+B AB AB minus 1

HLLL AB A plus (A+B) A+B AplusAB

H L L H AOB A ptus B A@B AplusB
H L H L B AB plus (A+B) B (n+B¡ ptusAB
H L H H A+B A+B AB AB minus 1

HHLL logical0 AplusA -ogicall AplusA

H H L H AB AB ptusA A+E (A+B)ptusA
H H H L AB AB plusA A+B 1R+B¡ ptusn
HHHH A A A A minus 1

Tabla2-23

2-77
 El74181 tiene dos sumadores de 4 bits, A y B, así como una entrada de
acarreo "CA". El propósito de CA es proveer una señal de acarreo inverso
(CA=O cuando hay acarreo). Existe una entrada de control de modo (M) y 4
líneas de selección de función S0, S1, S2, S3, formando dieciséis operaciones
lógicas o aritméticas.

El74181también tiene una salida de 4 bits (F3-FO); un "acarreo de salida"

o salida "Cn+4 ; salida G (generación) y P (propagación). Refiérase a la tabla
de verdad det74181en la Tabla 2-33.
El símbolo "+" significa OR lógico, "Puls" significa la suma de las entradas.
La ven§a mas grande de|74181 es su habilidad para realizar funciones
aritméticas tales como suma; resta; corrimiento; y funciones lógicas tales
como AND, OR, y XOR.

La entrada de control de modo (M) y las líneas de selección de función (SO-S3)

determinan la función a realizar.

El control de modo para el 74181 esta determinado por estos factores:

1. Suma: Un "0 es generado

en la entrada CA para representar la existencia
de un acarreo. Después de la operación aritmética, si Ia suma es mayor
que 15, "0 será generado nuevamente en CA.
2. Resta: Un "0 es generado en Cn+4 siel resultado es "0 o positivo. Si"0
es generado en CA entonces el resultado es negativo o existe una deuda.
Si el resultado de la resta es negativo, por ejemplo "4 ,lasalida F de 4 bits
,,1
será en complemenlo a2y Cn+4 =

Equipo Requerido

Laboratorio de Lógica Dígítat KL-31001, Móduto KL-33003

2-78
Procedimiento

(1) conecte las líneas de selección de función s3-so a los conmutadores

de datos sw3-swO respectivamente. conecte M al conmutador Dlp 1.6
pafE¡ escoger entre operación aritmética y lógica. cuando M="0 se realiza
la operación aritmética. Cuando M="1 se realiza la función lógica.

iK1.33003? ??I I ?9 ¡

F2 FI FO

U4

AI AO 83 82
9 l2r l8 l2o
l2.3 12 lra I2o lz2 11 le lt

Fig. 2-56

Conecte las entradas A3-A0 a Dtp1.3-1.0 y 83-80 a

Dtp2.3-2.0;
conecte cn a DlP2.6; las salidas F3-F0 a los indicadores lógicos L4-L1
y Cn+4 a L8. Las entradas A3-A0, B3-BO y salidas F3-F0 son
disparadas por "0 . Las entradas en bajo son "1 s mientras que entradas
en alto son "0 s.

(2) Fije M a "1 y realice las siguientes funciones Iógicas:

1. Cuando S3 S2 S1 S0 = 0000
Cual es la salida cuando A3A2A1A0=0000 y 83B2B1 BO=1111?
Cuales la salida cuandoA3A2AIA0=1i00 y B3B2B1B0=1010?
2. Cuando S3S2S1 S0=1 001
Cuales la salida cuandoA3A2AIA0=1100 y B3B2B180=0110?
cual es la relación entre las entradas y las salidas en términos lógicos?
3. Cuando S3S2S1 S0=1 011
Cuales la salida cuandoA3A2AIA0=0011 y B3B2B1B0=1001?
cuales la relación entre las entradas y las salidas en términos lógicos?

2-79
(3) Fije M a "0 y realice las siguientes funciones aritméticas:
1. Fije Cn a "0 e ignore el acarreo previo
A. Cuando S3S2S1S0=1 001
(a) ¿Cual es la salida cuandoA3A2AlA0=8382B1B0=O1OO?
F3F2F1F0=_, cn+4=
(b) Cual es la salida cuando A3A2A1A0=B3B2B1B0=1100?
F3F2F1 F0 = Cn+4=

B. Cuando S3S2Sl50=0011
(a) Cuales la salida cuandoA3MAIA0=0100 y 83B2B180=0010?
F3F2F1 F0 = Cn+4=
(b) Cuales la salida cuandoA3A2AIA0=1010 y B3B2BIB0=1000?
F3F2F1Fo=_i Cn+4=

C. Cuando S3S2S1S0=0000
Cual es la salida cuandoA3A2AIA0=1010 y B3B2B180=0011?
F3F2F1F0=_, cn+4=
2. Frle cn a "1 , siga la secuencia de la entrada en la Tabla2-24 y anote las
salidas. Dependiendo del estado de M y cn, las líneas de selección de
función s0-s3 tiene funciones diferentes. Refiérase a la tabla de verdad
del74181 (Tabla2-23)

m=0 Cn=1 INPUT

S2 51 83 B2 81 A3 M A1 AO +4 F3 F2 F1 FO
0 0 00 1 0001
0 0 00 1 0 0011
0 1 00 0 1 0010
0 1 01 0 0 0110
0 0 01 0 1 0100
0 0 00 0 1 0010
0 1 01 1 0 0101
0 1 01 1 1 1000
1 0 1 10 0 0 1000
1 0 1 1',| 0 0 0110
1 1 1 01 1 0 0111
1 1 1 01 0 1 0110

Tabla2-24

2-80
Resu/fados

El7481 tiene 16 funciones aritméticas con b sin acarreo, al mismo tiempo

este es capaz también de realizar varias funciones lógicas. Debido a la
limitación de tiempo no se estudiara cada una de las funciones del 74181.
E!74181 es un dispositivo cornplicado, por lo cual su uso resulta difícil a
menos que este sea controlado por una computadora o un microprocesador.

Preguntas De Se/ecclon unica

) 1. Cual de estos dispositivos esta incluido en el CpU?

1. ALU

2. RAM
3. Teclado

) 2. La unidad lógica aritmética es básicamente una:

1. memoria
2. lógica combinacional
3. lógica secuencial

) 3. Cual función puede realizar una ALU?

1. almacenamiento
2. suma / resta
3. control

) 4. Un ALU complicado debe ser controlado por:

1. programas computacionales
2. humanos
3. otros dispositivos lógieos de control

) 5. Cual función no puede ser realizado por el 14191?

1. suma
2. resta
3. multiplicación

2-81
Capitulo 2 Exoerimentos De Circuitos De Looica Combinacional

2-T2 CIRCUITO GENERADOR Df, BIT DE PARIDAD

Objetivo

Entender la construcción y aplicaciones de los generadores de bit de paridad.

Dlscusion

Un bit de paridad, generado por el generador de bit de paridad, usualmente

acompaña el proceso de transmisión de datos. El bit de paridad provee un
punto de referencia y permite comparar y revisar cuándo un proceso de
transmisión y el dato transmitido está correcto o no.

Existen dos tipos de generadores de bit de paridad: El generador de bit de

paridad "impa/'genera un "1 si los datos contienen un numero par de unos.
Por ejemplo, el datos "10111011 tienen seis unos. Cuando se suma el bit
de paridad al final del dato, el numero de unos se vuelve "lMPAR", por lo
tanto se le conoce como "generador de paridad impa/'

Por el otro lado, un generador de bit de paridad "pa/' suma un "1 al dato
con un numero impar de unos produciendo un numero par de unos. Si el
dato contiene un numero parE¡ de unos, entonces no se genera bit de paridad.
La salida Y de un generador de bit de paridad "pat'' mostrado en la Fig.2-57
es 0 si las entradas ABCDEFGH es igual a 101111011.

Bit parity output

Fig.2-57 Circuito generador de bit de paridad "pa/'

2-82
Equipo Requerido

Laboratorio de Lógica Digitat KL-3i001, Móduto KL-33003/4.

Procedimiento

(a) Generador de bit de paridad construido con compuertas XOR.

1. lnserte la grapa de conexión de acuerdo con la Fig.2-sg y construya el
circuito generador de paridad par de la Fig. 2-5g.

i -==::-al
KL-33OO4 block

Fig. 2-58

E I u2¿7488

Fig. 2-59 Circuito generador de bit de paridad .pa/,

2. Conecte las entradas A, B, C, D, E a los conmutadores Dlp A, B, C, D, E y

a los conmutadores DIP 1.0 - 1.4,lasalida F6 al indicador lógico 11. siga la
secuencia de la entrada en la Tabla2-25 y anote las salidas.

2-83
 INPUT
DC
00000
00010
00011
00100
00101
01110
11000
11010
11110
11111

Tabla2-25
(b) Cl generador de bit de paridad

lEt
lFr
tGl
lq
I t!{
ttt

L--{L'1109! !!psL!J Fig.2€0

1. u7 en el bloque d del moduto KL-33003 es un cl generador de bit de paridad.

Conecte las entradasAl, 81, Cl, Dl, Ei, F1, G1, H1 a los conmutiadores
DIP 1.0 -1.7 respectivamente. conecte las salidas y0 a Li;y1 a 12. siga
las secuencias de la entrada dadas en la Tabla 2-26 y anote las salidas.

2-84
 INPUT

0 0 0
0 0o 0 0 0001
0 00 0 0 0011
0 00 0 0 0't11
0 00 0 0 1111
0 00 0 1 111'l
0 00 1 't111
00 111'1
0r 11111
1

11 11111
11 11101
11 11100
110001100
Tabla2-26

Resu/fados

1. Generador de bit de paridad construirse con compuertas XoR.

2. Existen dos tipos de bit de paridad: .lmpa/, y,pat',

Simulacion De Faltas

1. si la salida F6 de un circuito generador de bit par mostrado en la Fig. 2_s9

produce una salida inconecta, cual puede ser el problema?

Ejercicio

1. construya un circuito que trasmíh datos de 4 bits con bit de paridad y

observe
si las salidas son corect¡as.

2-85
Preguntas De Se/ecclon lJnica

( ) 1. La forma mas conveniente de construir un generador de paridad es

con:
1. compuertas XOR
2. compuertas AND
3. compuertas OR

( ) [Link] el dato "11'lo1 es transmitido mn el bit de paridad impar, cuar es

el valor del bit de paridad?
1. "1
2. "0
3. ninguno

( ) 3. El propósito de ta generación del bit de paridad es:

1. por diversión
2. para la detección de errores
3. para aumentar la longitud de los datos

( ) 4. La forma conech de detectar enores durante el proceso de transmisión

de datos es:
1. preguntar a alguien del otro lado
2. añadir et bit de paridad
3. observar las salidas cuidadosamente

2-86
 2. 13 CIRCUITO ENCODIF'ICADOR

Objetivo

Entender los principíos de funcionamiento de los circuitos encodificadores.

Discusion

un encodificador es una compuerta lógica combinacional que acepta uno o

múltiples entradas y genera un código especifico de salida. solo una entrada
es disparada alavez. un encodificador con n bits de entrada y n bits de salida
se muestra en la Fig. 261. cuando una de las entradas es disparada existe
n bits de código en la salida.

1{-B¡T INPUT
[Link] OUTPUT

Fig.2.€-1

Encodificador de octal a binario

En la Fig. 2{,2 se muestra un encodificador de octal a binario. Existen g

entradas octal A1-A7 (0-z);y tres satidas binarias eo, e1, 02 (000-111).
si la entrada A0="0 la salida correspondiente e2e1e0 es igual a
,,000
.

Fig.2-62 Encodificador octal a binario

2-87
I

De hecho, A0 no esta conectado a la entrada de la compuerta.

si A1=,,1
entonces Q2Q1Q0=001. cuandoA2="1 la salida e2eje0=010. No debe haber
"1 entre las entradas. por ejemplo, siA2=1 y A3=,'1 simultáneamente,
mas de
Q2Q1Q0=011. siA3, 44 ambos son "1 a lavez, e2e1e0=111. Ambas salidas
son incorrectas.

Encodificador de matriz

si los encodificadores disponibles comercialmente no satisfacen los

req uerimientos específi cos, se puede constru ir encodificadores
personalizados con diodos. La Fig. 2-63 muestra un encodificador de
matriz simple construido con diodos.

Fig. 2€3 Encodificador de matriz

Solo uno de X0-X4 es disparado alavez. Cuando X0=',1 Y3Y2Y1Y0="1011

,
CuandoXl="1 , Y3y2yly0=,,0110 .

2-88
 En circuitos digitales algunas veces es critico procesar varias señales de
entrada por orden de prioridad. un tipo particular de encodificador llamado
"encodificador de prioridad", el cual procesa entradas por orden de prioridad
debe usarse en tales casos. cuando la entrada de una compuerta con la
mas alta prioridad se dispara, la salida corresponderá a esta entrada sin
importar los estados de las entradas con prioridades mas bajas. El 7414T es
un encodificador de prioridad de g-l con salida BCD,
la entrada de prioridad
corre en orden ascendente, la compuerta 1 es la mas baja y la compuerta
10 es la mas alta. La salidas están en código BCD. La Tabla2-zr muestra la
tabla de verdad para el 7 4147 , encodificador de prioridad de 1 0 a 4.

INPUT OUTPUT
123456789 DCB A
HHHHHHHHH HH H H
XXXXXXXXL L HHL
XXXXXXXL H LHHH
XXXXXXL HH HL T L
XXXXXL HHH HL L H
XXXXL HHHH HLHL
XXXL HHHHH HLHH
XXL HHHHHH HHL L
XL HHHHHHH HHL H
L HHHHHHHH HHHL
Tabta2-21Tabla de verdad delZ414l

E174147 es disparado en bajo. Cuando las entradas 1-g están todas en alto,
la salida DCBA ="HHHH". cuando la entrada 2 y 5 son disparados
simultáneamente la salida esta determinada por la entrada S, el cual tiene
mas prioridad que la entrada 2. Cuando la entrada 2, 5 y 7 son disparadas
simultáneamente, la entrada 7 determina la salida.

Equipo Requerido

Laboratorio de Lógica Digitat KL-31001, Móduto Kl-33oos, KL-33006

Procedimiento

(a) construyendo un encodificador de 4 a 2 con compuertas básicas.

1. Inserte las grapas de conexión de acuerdo con la Fig.2S4.

2-89
 7§4 [Link] btocka

Fig.2-64

2. Conecte Vcc a +5V

3. conecte las entradasA-D a los conmutadores de datos swO-sw3
respectivamente, la salida FB y F9 al indicador lógico L0 y 11.
4. siga las secuencias de las entradas para D, c, B, A en la Tabla 2-2g y
anote los estados de las salidas.

D c B A
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1

0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 I 0 1
1 1 1 0
1 1 1 1

Tabla2-28

2-90
 5. Remueva la grapa de conexión entre A y A1, insértelo entre A1 y F1 como
se muestra en la Fig. 2€5. Las otras conexiones permanecen iguales. siga
las secuencias de la entrada en la Tabla 2-zg y anote los estados de la
salida.

Fig.2-65

0 000
0 00'l
0 010
0 011
0 100
0 't01
0 110
0 111
1 000
001
010
011
100
t0'l
110
111

Tabla2-29

6. compare los eshdos de la salida en la Tabla 2-2gy z-29. cuales la diferencia

entre ellos?

2-91
 (b) Construyendo un encodificador de 10 a 4 con Cl TTL.
1. En esta sección del experimento se emplea el z4147 (u7) en el bloque a
del modulo KL-33006. Conecte Vcc a +SV.

4l r¡
A4 rl lo F4
it:_r.{4 rlUó ,

iL4" ,ororl
iL{. ,l''" t" i
i

ifulr-F"i
ri
j
L_-!gL_.!,90_0_6_blost_e_

Fig.2-66

2. conecte la enhada A0-AB a los conmuhdores Dlp 1.o-1.7, Ag a2.0. conecte

las salidas F1-F4 a los indicadores lógicos L1-L4. siga las secuencias
de la entrada dadas en la Tabla 2-30 y anote los estados de la salida.

A9 A8 A7 A6 A5 A4 A3 A2 A1 F4 F3 F2 F1
0 11 11111
0 01 '111'11
1 11 11110
1 11 11't00
1 11 11011
11 10000
't1 1 01111
11 1 00011
1',1 0 11100
10 1 10't 10
10 0 01111
00 0 00111

Tabla 2-30

Resu/fados

1. Los encodificadores poseen mas compuertas de entradas que compuerhs

de salida.
2. Los códigos de salida de los encodificadores pueden ser leídos solamente
por expertos.
3. La salida de los encodificadores debe ser demdificados por decodificadores.

2-92
\-' '&st*oZ , ' Exngl!¡lgúg! lc§qsuitos De Lggica combinauional

Simulacion De Fallas

1. use el circuito del modulo KL-33005 bloque a como un encodificador sin

prioridad. Determine la tabla de verdad bajo estas condiciones:
1. 51 esta abierto
2. 52 esta abierto
3. S3 esta abierto

2-93
Preguntas De Seleccion tJnica

) 1. El numero corecto de salidas de un encodificador de i6 a 2 es:

1.2
2.3
3.4

) 2. El numem conec{o de salidas para un decodiñcadorde decimala binario

ES:

1.2
2.3
3.4

) 3. cuantos estados x tiene un encodíficador de decimal a binario en su

mapa de kamaugh? (x= no importa)
1.5
2.6
3.7

) 4. cual afirmación es defh par¿¡ un encodificador con prioridad que tiene

dos entradas disparadas al mismo tiempo?
1. la salida es incorrecta
2. la salida estia determinada por la entrada con mayor prioridad
3. la salida permanece conecta.

2-94
2.14 CIRCUITO DECODTFICADOR

Objetivo

Entender los principios de funcionamiento de los circuitos decodificadores.

Discusion

un decodificador es un circuito lógico que detecta la presencia de un numero

binario o palabra especifica. La entrada al demdificador es un numero binario
paralelo y Ia salida es una señal binaria que indica la presencia o ausencia
de ese numero especifico.

La compuerh AND puede usarse como un circuito decodificador básico, puesto

que las salidas de las compuerhs AND son 1 binarios cuando todas las entradas
son I
binarios. Las conexiones apropiadas de las entradas de las compuerhs
AND a los datos aseguran la detección de cualquier numero binario.

Decodificador de binario a octal

En la Fig. 2$7 se muestra un decodificador de binario a octal. Existen 3

entradas binarias A, B, c, y 8 salidas octal e0-e7. si cBA="010 la salida
Q2="1 . Cuando CBA="111 la salida e7="1

Fig.2-67
Equipo Requerido

Laboratorio de Lógica Digiht KL-31001, Móduto KL-33004/KL-33005; Multímeho

Procedimiento

(a) construyendo un decodificador de 2 a 4 con compuertas básicas

1. En este experimento se usara el bloque c del modulo KL-3300s. conecte
Vcc a +5V.

! B A ,ro--^n.i
U6:74O4
ü71,74l,,a

F1

Í2
F3

Fig.2€8

2. conecte las entradasA, B, a los conmutadores de datos swO y sw1.

conecte las salidas F1-F4 a los indicadores lógicos Lo-L3 respectivamente.
3. siga las secuencias de la entrada para A y B en la Tabla 2-31y anote los
estados de la salida.

Tabla2-31

2-96
 (b) Construyendo un decodificador de 4 a 10 con Cl TTL.
1. En esta sección del experimento se usara u10 (7442) en el bloque c
del
modulo KL-33004. 817442 es un decodificadorde BCD a decimal.

ulo

zAt;r2

i -"-1 ?FL.o
i II
io "L:!--
.L=-I
i
i

i¿ I -r- i
.---&:sWsi
Fig.2-69

2. Conecte las entradas A1, 81, Cl, D1 a las salidas BCD .1 ,,,2 ,,,4, .g del
conmutador thumbwheel respectivamente. conecte las salidas 0-9 al
indicador lógico L0-19.
El conmutador thumbwheel es un dispositivo mecánico que convierte
números a código BCD.
3. Ajuste los conmutadores thumbwheel de acuerdo a la Tabla 2-32, mida
Ias tensiones en A, B, c, D con un múltimetro. La presencia de tensión
en
las entradas indica estado alto o "1 , Ia ausencia de tensión indica
estado
bajo o'0 . observe los estados de la salida en L0-L9. Anote los estados
lógicos de la entrada y salida en la Tabla 2-32.

0
1
2
3
4
5
6
7
I
I

Tabla2-32

2-97
 * Los conmutadores
thumbwheel consta de las partes siguientes *

thumbwheel

rE
c¡rcu¡t boarü §n
c-ontact brushes

(c) Decodificador BCD a 7 segmentos

I
I
e

b
u5c
d
74á,A e

KL-33005 block b i

Fig.2-70

1. conecte las entradasA, B, c, D de u5 (7449) en el bloque b del modulo

KL-33005 a los conmuhdores de datos s\AR, s\M, sw1, s\AD respeciivamente.
E17448 es un decodificador/driver de BCD a 7 segmentos con salidas
internas pull up. conecte "RBl al conmutador Dlp 1.0; "B1lRBo,,a L0;
"LT' a DlP1.1. Fije DlPl .0 y 1.1 a ,,ALTO"
2. siga las secuencias de la entrada para D, c, B, A en la Tabla 2-33 y anote
las salidas deldespliegue de 7 segmentos.
3. Fije DlP1.l a "BAJo" mientras Dlp1.o permanece en "ALTO". Repita el paso
2. Son diferentes las salidas a las obtenidas en el paso 2?

2-98
 0 00
0 01
0 10
0 11
0 00
0 01
0 't0
0 11
1 0 00
1 0 01
1 0 10
1 0 11
1 1 00
1 1 01
,|
1 10
1 1 11

Tabla 2-33

4. Fije DlPl .0 a .BAJO" y el Dlpl.1 a 'ALTo". Repita el paso 2. compare ras

salidas con el paso 2 entre DCBA=Oooo-1001. son diferentes las salidas?

Resu/fados

l. El decodificador posee exactamente opuestos a los encodificadores en

cuanto a fu ncionamiento.
2. Dos de las aplicaciones mas direcEs de los decodíficadores son con números
y palabras.
3.817442 es un decodificador de 3 ríneas a g ríneas si D 0.
=

Simulacion De Fallas

1. Dos secuencias separadas de entrada / salida para el circuito decodificador

de la Fig. 2€8 están dadas debajo. Determine las fallas en cada caso.

E 4 F4 F3
0 0 0f01
0 1 0010
1 0 0100
1 1 1000
2. Determine las fallas si se usa uB como decodificador y las salidas son
incorrectas.

2-99
 3. Las salidas deldecodificador BCD a 7 segmentos son inconectas. Determine
las posibles causas.

Ejercicio

1. construya el circuito mostrado debajo. siga la secuencias de la entrada

en la Tabla 2-33 y anote las salidas. son las salidas variaciones del código
gray?

(eo) o
AO
(2') B
(2') BO
"
(2') o rCO

DO
2. Cual decodificador tiene el bit de mayor prioridad? A o B?

3. conecte las salidas x 1 para el conmutador thumbwheel a las entradas de

uno de los despliegues digitales en el KL-31 001 . conecte g a A; 4 a B; 2 a
c;1 a D. Ajuste el conmutiadorthumbwheely observe eldespliegue.

2-100
Preguntas De Se/eccion unica

) l. Que tiene 4 líneas de entrada y 16 líneas de salida?

1. decodificador
2. encodificador
3. despliegue de 16 segmentos

) 2. Cual es el equivalente en código 5421 para el código g42l binario

'1010 ? (El numero tiene que ver con el chip?)
l.'1101
2. "1010
3.'1110

( ) 3. Que convierte números binarios en números decimales?

1. despliegue de 10 segmentos
2. encodificador
3. decodificador

)4. códigos BCD puede convertirse a:

1. despliegue de7 segmentos
2. despliegue de 3-1t2 dígitos
3. despliegue de 5x7

( ) 5. Que propósito tiene las resistencias en serie entente de un despliegue?

1. acople
2. para limitar la corriente
3. incrementar la intensidad de luz

( ) 6. Cualde las siguíentes afirmación es cierta?

1. Solo existen despliegues de cátodo común
2. Solo existen desplíegues de ánodo común
3. Exíste despliegues de cátodo y ánodo común.

2-t0t
) 7. cual es la salida cuando números decimales son convertidos en
conmutador BCD y se presiona el6?
1. 1001
2.0110
3. 1000

) 9. Donde debe conectiarse la terminal coM para el conmutador de la

pregunta 9
1. de la resistencia a tiena
2. tensión positiva
3. ABIERTO

) 10. Los despliegues tienen como propósito refozar

1. la indicación a las maquinas
2. la indicación a los humanos
3. el funcionamiento del circuito

2-t02
 2-I5 CIRCUITO MULTIPLEXOR

Objetivo

Entender los principios de funcionamiento y construcción de los multiplexores.

Discuslon

Multiplexor, o MUX es un circuito lógico que selecciona y enruta cualquier

numero de entradas a una sola salida. una de las múltiples entradas es
seleccionada por la compuerta selector y dirigida a la salida. El numero de
compuertas selector determina la capacidad de un multiplexor. por ejemplo,
si un MUX tiene solo una compuerta selector, este se le conoce como,,MUX
de 2 a 1 porque un selector puede escoger entre dos entradas. un MUX
con 3 compuerEs selector se le llama "MUX de g a 1 , puesto que 3 selectores
son capaces de escoger una salida de g entradas (23=g). El MUX se le
conoce también como "selectores de datos" porque este selecciona una
salida de entre muchas entradas.

La expresión de la función, tal como F(CBA)=¡10 ,1,2,6,7), puede ser ejecuhda

fácilmente con un MUX. La función "F" genera la suma de productos (cB+cB)
de los estados 0, 1 , 2,6, 7. Refiérase a MUX de 4 a 1 de abajo, la salida es
determinada por los estados del selector A, B, y c. cuando cBA=000, 001,
010, 110, 111 la salida de F es 1. En los otros estados F=0.

Equipo Requerido

Laboratorio de Lógica Digitat KL-31001, Móduto KL-33006

2-103
Procedimiento

(a) Construyendo un multiplexor de 2 a 1

1. Bloque e del modulo KL-33006 será usado como un mux de 2 a 1

Fig.2-71

2. conecte las entradas A, B a los conmutadores de datos swO, swl;

selector C a S\A2. Conecte la salida F3 al indicador lógico 10.
3. siga las secuencias de la entrada en la Tabla 2-34y anote los estados de
F3. Cualentrada (Ao B) determina la salida?

0 0
0 0 1
0 1 0
0 1 1

1 0 0
1 0 1
1 1 0
1 1 1

Tabla2-34

(b) Usando multiplexores para crear funciones

f . Bloque f del modulo KL-33006 será usado en esta sección del experimento
para crear funciones.

2-t04
 741s1
MA
D{B

I
I

Fig.2-72 @

2. Use UO (74151) para crear esta función:

F(D, C, B,A¡ = »(0,2,4,5,1,8,'tO, 11,1S)

D @1@s @o 6 o
D @s@@12 13,t4G)

coloque las grapas de conexión de acuerdo con la Fig.2-T2y complete la

función mosfado anteriormente. puesto que D, c, B, A tiene 16 variaciones
posibles y e|74151 tiene solo 8 variaciones, D será usado como entrada
de datos.
3. conecte las entradas D, c, B, A a los conmutiadores de datos sw3, s\M,
sw1, swO respectivamente. conecte la salida y al indicador lógico 10.

2-105
 0 000
0 001
0 010
0 011
0 100
0 101
0 110
0 111
000
001
010
011
f00
101
110
11',1
(c) Construyendo un circuito multiplexor de g a 1 con el Cl TTL.
1. uo (74151) en el bloque f del modulo KL-33006 seÉ usado en estia sección
delexperimento.

ae-jl<--_oo
7M
KL-33006 hlockf
Fig.2-73

2. Para las especificaciones dell4is1, refiérase al libro de datos

Cuando CBA="000 , eldato en D0 es puesto a la salida F.
Cuando CBA='010 , eldato en D2 es puesto a la salida F.
Cuando CBA="111 , eldato en D7 es puesto a la salida F.
The lC willfunctíon properly only when STROBE = ,'0',.

Y will remain "0" when STROBE = "1".

2-t06
 3. conecte las entradas D0-D7 al conmutador Dlp 1.0-1.2; las entradas c,
B, A, al conmutador de datos s\ p, sw1, swo. siga las secuencias de la

entrada en la Tabla 2-3s, ajuste D0-D7 y anote los estados de la salida.

Determine cualentrada de entre D0-D7 depende F.

§ E A
0 0 0
0 0 1

0 1 0
0 1 1

1 0 0
1 0 1

1 1 0
1 1 1

Tabla 2-35
Resu/úados

1- Los circuitos MUX poseen múltiples entradas sin embargo solamente

una
entrada puede ser seleccionada a lavez.
2. La ejecución de las funciones booleanas serán mas simples si se emplean
dispositivos multiplexores MSlestándar. también, se elimina la necesidad
de la conexión de compuertas SSl, reduciendo elnumero de Cl requeridos
asÍ como consumo de potencia.
3. Cl multiplexores TTL incluyen el: 7 497, 7 4'167, 7 4164, 7 41 53, 7 41 57, 7 41 51,
74152,74154.

Simulacion De Fallas

uSa, uSb, uSc en el bloque e del modulo KL-33006 son usados como un
MUx. El dato en B no puede ser seleccionado cuando c=,,0 y la salida F3
permanece en "0 . Que puede causar este problema?

Ejercicio

1. Use el74151 para crear la función de abajo:

F(D,C, B,A) = 2(1,2,4,8,13,1 4)
2. Diseñe un contador de 4 dígitos usando multiplexores. Dibuje el diagrama
delcircuito y líste las ventajas y desventajas.

2-107
Preguntas De Seleccion tJnica

) 1. Cuantas entradas tiene un MUX de 4 líneas a 1?

1.3
2.4
3.6

) 2. Cuantas llneas de selección tiene un MUX de 4llneas a 1?

1.1
2.2
3.3

) 3. cual MUX se crea cuando se conectian cinco MUX de 4 líneas a 1?

1. 16 líneas a 1
2. 32 líneas a 1
3. 64 líneas a 1

) 4. cualde los dispositivos siguientes se le conoe hmbién [Link]

de Datos"?
1. Demultiplexor
2. Multiplexor
3. Encodificador

) 5. cual de los dispositivos siguientes puede generar funciones de suma

de productos?
f . multiplexor
2. encodificador
3. demultiplexor

2-r08
 Capitulo 2
¡onat

2-16 CIRCUITO DEMULTIPLEXOR

Objetivo

Entender los principios de funcionamiento y construcción de los circuitos

demultiplexores.

Discusion

un demulüplexor, o DMUX, es básicamente un circuito logico que

es exactamente
lo opuesto de un multiplexor. un DMUX tiene una sola
entrada y múltiples
salidas. La entrada puede conectarse a cualquiera de las
muchas salidas a
través de la terminal de selección. El DMUX es conocido
también como
"Distribuidor de datos" o ,,Enrutador de datos,,.

En la Fig. 2-74 (a) se mueStra el diagrama de asignación

de pines

Output
o
I
e lnput
3
Input

(a)
ABC
§electo¡
(a) (b)
Fig.2-74

cuando las tres terminales de seleccíón A, B, y c están en

bajo (cBA=000),
los datos en la entrada D son enviada a ra sarida 0.
cuando cBA=010, la
entrada es enviada a la salída 2. Los estados colectivos
de los selectores
determinan la ubicación del dato de sarida. cuando cBA=111,
er dato es
envíado a la ultima salida (salida numero 7). combinando
el MUX y et DMUX,
se pueden fijar sistemas de transmisión de larga distancia, incrementando
la eficiencia de las líneas de transmisión. La Fig.2-74
muestra un circuito
combinacional MUX-DMUX con 16 entradas, 16 salidas y
4 selectores.

2-109
Equipo Requerido

Laboratorio de Lógica Digitat KL-3100.t, Móduto KL-33006

Procedimiento

(a) construyendo un demultiplexor de 2 salidas con compuertias lógicas

básicas.
L lnserte las grapas de conexión de acuerdo con la Fig.2-zs. conecte A al
conmutador de datos sw0; c a svrú3; F1 y F2 a los indicadores lógicos
L0 y L1 respectivamente.

U5:7¡l{t0

KL43A06 block

2- Fije c a "0 y cambie el datos en la entrada A. observe como F1 y F2

cambia. Fije c a "1 , cambie A y observe como F1 y F2 reaccionan al cambio
deA.

(b) Construyendo un demultiplexor de g salidas con Cl CMOS.

1. En esta sección delexperimento se usara u2 (4051) en el bloque e
del
modulo KL-33006.

U2

c ¡O5l
I

1(h33006 block b

2-Ú0
 2. conecte E al DtP1.0 a Drp1.1; Aa swO; Ba sw1; c a s\M; tas satidas
Y0-Y7 a los indicadores lógicos LO-L7 respectivamente.
3. cuando D=0, aplique la secuencia de la entrada 1-0-1-0 a la entrada
común
E y observe la salida y0-y7. cambiaron las salidas cuando se
aplicaron
la secuencia de Ia entrada?

cuando D=l, aplique la secuencia de ra entrada 1-0-1-0 a la entrada

común E y observe las salídas y0-y7. cambiaron las salidas cuando se
aplicaron la secuencia de la entrada?

En cual estado de D cambia las salidas?

usando la misma secuencia para E (1-0-1-o), siga la secuencia para A, B,

y C dado en la Fig. 2-36 (a). Anote los estados de la salida

1Y2Y3Y4Y5Y6Y7
00
00
01
01
10
10
11
11
Tabla 2-36 (a)

4. Reconstruya el circuito removiendo los conectores puestos en el paso

2.
Conecte YO-Y7 a Dtp1.0-1.2;EaL0; D a SW3; C a S\/Ú2; B a
SW1;Aa
swo.

cambie el estado de y0-y7 desde 1a 0 a 1 (1-o-1) y observe E. E sigue

los cambios paray0-y7?

siga la secuencia de la enfada para c, B, Aen la Tabla 2-36 (b) y observe la

relación entre E y Yl-yT. Es correcta ta Tabta 2_26 (b)?

§ -q A
0 0 o
0 0 1 Y1
0 1 0 Y2
0 1 1 Y3
1 0 0 Y4
1 0 1 Y5
1 1 0 Y6
,|
1 1 Y7

Tabla 2-36 (b)

2-fit
 cuando D cambia de estado, se mantiene aun la relación entre E y y0-y7
en la Tabla 2-36 (b)?

Resu/fados

1. Dependiendo de las terminales de selección (decodificadores), MUX y

DMUX selecciona o distribuye el dato de entrada.
2. Et T4lSS y 14154 son dos Cl demultiplexores TTL.

Simulacion De Fallas

si la salida de u2 (4051) en el modulo KL-33006 bloque b no concuerda

con
el estado de las terminales del selector, que puede causar los problemas?

Ejercicio

usando el circuito de la Fig. 2-Tl, explique los principios del escaneo de

teclado.

Describa la función de F. cual es la dirección ASA4A3A2A1A0

en el punto
2Y2-D4?

A' AO

lczc E- e -l

74,152
A
B
c

Fis.2-77

2-fi2
Caoitulo 2
acional

2. 1 7 CIRCUITO MULTIPLEXOR/DEMULTIPLEXOR C ONTROLADO

DIGITALMBNTE

Objetivo

Entender las características de los multiplexores y demultiplexores

analógicos.

Discusion

Multiplexores y demultiplexores hechos con compuerEs TTL puede

solamente
transmitir datos en una sola dirección pero aquellos hechos con
compuertas
cMos puede transmitir datos bidireccionacionalmente. En
otras palabras,
las entradas y salidas de los circuitos multiplexores/demultiplexores
cMos
son intercambiables.

Las características de las compuertas

cMos, tales como cD4066, le permite
ser usado como conmuhdores analógicos. Elsímbolo y el circuito
equivalente
de un conmutador anarógico cMos se muestran en ra Fig. 2-rg (a); (b)
respectivamente.

, SÜllGil
[Link] tx

(a) símbolo (b) circuito equivalente

Fig.2-TB Circuitos conmutador analógico CMOS

De la Fig. 2-78 (a), se puede observar que existe un conmutador

entre A y B.
Este conmutador habilita la transmisión de datos bidireccional permitiendo
que A y B puedan ser usados como entrada cuando
del otro lado es la salida.
La Fig. 2-79 muestra un cl cMos típico el cual es capazde transmitir datos
bidíreccionales analógica y digitalmente.

2-fi3
 i-r
il
tnpuuouput &{ mnuuoutout
f
=

Selector

Fig.2-79

Equipo Requeido

Laboratorio de Lógica Digital KL-31001, Móduto KL-33006; oscitoscopio;

Generador de Funciones; Multímetro

Procedimiento

(a) características del conmutador analógico.

(a)

2-n4
 (b)
Fig. 2-.80

l. lnserte la grapa de conexión enfie R2 y RS en el bloque c del modulo Kl-33006

a complete elcircuito de la Fig. 2-gl.

Fig.2-81.

2. Conecte Vdd y Vss en el bloque c del modulo KL_33006 a +SV y _SV

respectivamente [Fig. 2{0 (a)]. conecte la entrada A al conmutador
de
datos swO, y la salida F5 de la entrada de selección G2 de ta Fig. [Link] (b)
[Modulo KL-33006 btoque d].
F5=+5V cuando SW0="1 ; F5=-5V cuando SW0=,'0
3. conecte B a la satida de onda senoidal de 60Hz sVpp del generador
de
funciones.
4. Mida y anote ta tensión y forma de onda en B (VB) y F2 (vF2)debajo.

vF2

2-u5
 5. Mida y anote vB, vF2 en sw0="0 (sw0="oFF"). carcure ra resistencia
del conmutador (Rg) usando esta ecuación:
l0K{txyB
VF2 =
(Rg+ lro)+ l0Ko
vB=-; VF2=-; Rg=-=Roff
6. Mida y anote VB, VF2 en SW0="1 , F5=+5V G2=+SV. Calcule Rg bajo
estia condición con esta misma ecuación.
V=-; VF2=-; Rg=_=Ron
7. Compare Ron con Roff. Cual es mas grande? Cual es la razón?

:#=-;exprese tarazónen oe (ar =rrr#)

compare la razón calculada con la teórica del 4066 en el libro de datos.
Cuales la diferencia?
razón actual =
razón teórico =
Diferencia =
8. lntercambie la entrada y la salida (use B como la salida y F2 como la
salida). conecte F2 a la salida de onda senoidal de 60H2, SVpp del
generador de funciones. conecte la salida B a RS, mida y anote las
tensiones de salida (Vo) bajo estas dos condiciones:
G2=-5VVo=Vo-=
G2=+5VVo=Vo+-
calcule la razón Vo-A/o+. Es ésta cercana ala razón de Roff/Ron?
9. Conecte Vss a GND y G2 a SWO.
A. Conecte B a la onda senoidalde SVpp, 60H2.
(1) cuando G2=GND, Vo--
(2) cuando Ql=+§\,r [e=
B. Conecte B a la onda senoidalde SVpp, 1KHz.
(1) cuando G2=GND, Vo=
(2) cuando G2=+5V Vo-
10. lnserte las grapas de conexión en el bloque c del modulo KL-33006 y
complete el circuito de la Fig. 2-92. conecte vdd a +12v y Vss a GND.

2-n6
Caoitulo 2

Fig.2-82

11. conecte G1 a s\A/O; G2 a swi;

A a ra onda senoidar de 60H2, svpp y B
a la onda senoidal de lKHz SVpp. Mida y anote la tensíón de satida Vo
bajo las condiciones siguientes:
A. G1G2 = "00
B. G1G2 = "01
C. G1G2 = "10

LLLL
D. GlG2 = "11

GlG2rOO clc=Ol ctc2=lD Gicz=ll

(b) transmisión bidireccional con el conmutador analógico
cl cMos
1. construya elcircuito de la Fig. 2-g3 en el bloque c del
modulo KL-33006.
Conecte Vdd a +SV y Vss a -5V.

Fig. 2-.83

2. conecte la entrada A a la salida de onda senoidal de 60Hz (nivel

rrl)
del
generador de funciones. conecte la entrada c a la salida
de onda senoidal
de lKHz (nivetTTL) y D a S\A0.

2-n7
 3. Conecte la salida B a CH1 y E a CH2 del osciloscopio.

,I ,L
4. Observe y anote las formas de onda en D=,'0 y D=,,i .

,J,I D:0 D:t

Resu/fados

1. Cuando el conmutador analógico esta activado, la señal de entrada puede

verse vagamente a la salida.
2. Mu ltiplexores/Demu ltiplexores analóg icos son no direccionales.
3. Conmutadores analógicos pueden ser usados para señales digitales y
analógicas.
4. Conmutadores analógicos pueden usar tensión simple o tensiones duales +.

Simulacion De Fallas

1- Para el círcuito de la Fig. 2-83, A puede transmitir a B pero c no puede

transmítir a E. Cuales pueden ser los problemas?
2. Para el circuito de la Fig. 2-93, A y B están conectadas sin importar el
estado del selector pero parece haber alguna interferencia cuando c y E
están conectadas. Cuales pueden ser los problemas?
3. cual puede ser el problema cuando la fase de D esta invertida por u4 y
el
circuito no fu nciona apropiadamente?
4. D esta conectada a F5 (tsv) en et bloque d del modulo KL-33006 pero +sv
no puede ser generado en F5. Cuales pueden ser los problemas?

2-ll8
Preguntas De Seleccion tJnica

( ) 1. Conmutadores analógicos están construidos a menudo con:

1. TTL
2. DTL
3. CMOS

( )2. cualde los siguientes diagramas es elconecto para un conmutador

analógico que consh de una entrada A, salida B, y un selector C?
1. ^rF

,ffi
sEI-"

( ) 3. La entrada y salida de conmutadores analógico CMOS son:

1. No direccional
2. No puede cambiarse aleatoriamente
3. Controlados por el selector

( ) 4. con cual de las siguientes compuerhs tógicas, un circuito multiplexor

puede usarse como demultiplexores?
1. TTL
2. CMOS
3. RTL.

( ) 5. Multiplexores/demultiplexores analógicos emplea:

1. Solamente tensión positiva
2. Solamente tensión negativa
3. Las dos anteriores

2-n9
 '\,

( ) 6. cualde las siguientes no puede ser usado corrlo una compuerh con
tercer estado?
1. compuerh de colector abierto
2. multiplexor/demultiplexor analógíco
3. compuertr con tercer estado regular

( ) 7. El disturbio entre dos señales vecinas se le conoce como:

1. Coro
2. lnterferencia
3. ArmonÍa

( ) 8. cualde las características siguientes del cMos es la responsable

de hacer posible la transmisión de señales analógicas?
.1. capacitiva
2. resistiva
3. inductiva

2-t2A