UNIVERSIDAD TÉCNICA FEDERICO SANTA MARÍA
DEPARTAMENTO DE INFORMÁTICA
CAMPUS SAN JOAQUÍN
CERTAMEN 1: Arquitectura y Organización de Computadores
Santiago, 25 de abril de 2023 (Primer semestre)
Pregunta 1 (30%)
El circuito combinacional de la Figura 1 recibe una entrada A de tamaño 3 bits que corresponde a un
número representado en Complemento dos y genera una salida B de tamaño 4 bits que corresponde al
cálculo del valor absoluto de la entrada.
Figura 1: Circuito Combinacional con entrada A (C2) y salida B (valor absoluto)
Se pide:
a) [20%] Determinar las funciones booleanas mínimas que representan a B en términos de A.
Respuesta: Para determinar el circuito combinacional es necesario construir la tabla de verdad:
𝐴! 𝐴" 𝐴# 𝐵$ 𝐵! 𝐵" 𝐵#
0 0 0 0 0 0 0
0 0 1 0 0 0 1
0 1 0 0 0 1 0
0 1 1 0 0 1 1
1 0 0 0 1 0 0
1 0 1 0 0 1 1
1 1 0 0 0 1 0
1 1 1 0 0 0 1
Con esto podemos determinar las ecuaciones de las salidas en términos de las entradas:
𝐴! /𝐴" 𝐴# 00 01 11 10 𝐴! /𝐴" 𝐴# 00 01 11 10
0 0 0 0 0 0 0 0 0 0
1 0 0 0 0 1 1 0 0 0
𝐵! = 0 𝐵" = 𝐴" $$$ $$$$
𝐴# 𝐴
𝐴! /𝐴" 𝐴# 00 01 11 10 𝐴! /𝐴" 𝐴# 00 01 11 10
0 0 0 1 1 0 0 1 1 0
1 0 1 0 1 1 0 1 1 0
𝐵# = 𝐴" $$$
𝐴# 𝐴$ + $$$
𝐴" 𝐴# + 𝐴# $$$
𝐴$ 𝐵$ = 𝐴$
Profesores: Mauricio Solar (Paralelo 201) y Viktor Tapia (Paralelo 200)
Ayudantes:, Javier Rojas, Benjamín López, Joaquín Montes, Mauricio Cortes
UNIVERSIDAD TÉCNICA FEDERICO SANTA MARÍA
DEPARTAMENTO DE INFORMÁTICA
CAMPUS SAN JOAQUÍN
b) [10%] Construir el circuito combinacional mínimo para cada salida B0, B2 y B3. Para la salida B1
utilice un multiplexor de 4:1.
Respuesta: El comportamiento de 𝐵! en función de un Mux 4:1
𝐴" 𝐴# 𝐵"
0 0 0
0 1 𝐴!
1 0 1
1 1 𝐴̅!
Finalmente, el circuito solicitado:
Pregunta 2 (20%)
Se requiere construir un bloque digital estructurado de dos entradas (3 bits cada una, que corresponden a
números en Complemento dos) y dos salidas: La primera salida (S) tiene tamaño de 4 bits y corresponde
a la suma de los valores absolutos de las entradas. La segunda salida (V) tiene tamaño de 1 bit e indica si
la suma produce Overflow o no. V = 1 cuando existe Overflow, y V = 0 en caso contrario.
Utilizando la mínima cantidad de compuertas lógicas, los circuitos combinacionales de la Figura 1 que
requiera y los sumadores completos (Full Adder) de 1 bit (Figura 2) que necesite, construya el bloque
digital solicitado.
Nota: Un sumador completo de un bit (Figura 2) es un circuito
combinacional que realiza la operación suma entre dos bits de entrada (A y
B) considerando el Carry de entrada (Cin) y como salida obtiene el resultado
de la suma (S) y el Carry de salida (Cout).
Figura 2: Full Adder de 1 bit
Profesores: Mauricio Solar (Paralelo 201) y Viktor Tapia (Paralelo 200)
Ayudantes:, Javier Rojas, Benjamín López, Joaquín Montes, Mauricio Cortes
UNIVERSIDAD TÉCNICA FEDERICO SANTA MARÍA
DEPARTAMENTO DE INFORMÁTICA
CAMPUS SAN JOAQUÍN
Respuesta: Para representar las entradas y y el cálculo de los valores absolutos basta utilizar dos
componentes de la parte 1. Luego hay que centrar el análisis en las salidas. Para la suma, se debe sumar
bit a bit, se deben utilizar 3 componentes de suma (ya que 𝐵" no se requiere sumar dado que siempre es
0). Importante hay que destacar que el Cout de uno, es el Cin de otro.
El overflow en complemento dos se produce cuando se realiza una operación aritmética entre dos
números del mismo signo y el resultado cambia de signo, es decir, debemos analizar qué ocurre en los
bits más significativos. En este problema en particular estamos sumando solo números positivos:
𝐶%&'_! 𝑢$ 𝑣$ 𝑆$ Ov
0 0 0 0 0
1 0 0 1 1
La salida 𝑂𝑣 = 𝐶%&'_!
Pregunta 3 (50%)
Considere una máquina de estados finitos (FSM) que permite detectar en un flujo serial de bits la
secuencia 01[0*]1, en donde [0*] significa cualquier cantidad de 0’s consecutivos. Cuando se detecta la
secuencia la salida vale 1, en otro caso 0. Note que la secuencia puede estar superpuesta.
Ejemplo: E: 01001010001111011001000001…..
S: 00001010001000000000000001….
Se pide:
a) [15%] Construir el diagrama de estados utilizando una máquina de estados finitos de Mealy.
Respuesta: El diagrama de estados corresponde a:
Profesores: Mauricio Solar (Paralelo 201) y Viktor Tapia (Paralelo 200)
Ayudantes:, Javier Rojas, Benjamín López, Joaquín Montes, Mauricio Cortes
UNIVERSIDAD TÉCNICA FEDERICO SANTA MARÍA
DEPARTAMENTO DE INFORMÁTICA
CAMPUS SAN JOAQUÍN
b) [35%] Utilizando la menor cantidad de compuertas NAND y FF’s de tipo D construir el circuito
secuencial.
Respuesta: Sean A, B los bits necesarios para controlar la cantidad de estados. X la transición y S la
salida del circuito. La tabla de estado actual y estado siguiente es:
𝑸𝒏$𝟏 S BA 𝑸𝒏$𝟏 S
𝑸𝒏 X=0 X=1 X=0 X=1 𝑸𝒏 X=0 X=1 X=0 X=1
𝑸𝟎 𝑸𝟏 𝑸𝟎 0 0 00 01 00 0 0
𝑸𝟏 𝑸𝟏 𝑸𝟐 0 0 01 01 10 0 0
𝑸𝟐 𝑸𝟑 𝑸𝟎 0 0 10 11 00 0 0
𝑸𝟑 𝑸𝟑 𝑸𝟐 0 1 11 11 10 0 1
Tabla de Estados Reemplazando por los bits A, y B
A partir de la tabla de estados junto a la tabla característica del flip-flop tipo D podemos
determinar las ecuaciones booleanas de cada flip flop y de la salida.
𝑋/𝐵𝐴 00 01 11 10 𝑋/𝐵𝐴 00 01 11 10
0 1 1 1 1 0 0 0 1 1
1 0 0 0 0 1 0 1 1 0
𝐹𝐹!_# = 𝑋# 𝐹𝐹!_$ = 𝑋𝐴 + 𝑋#𝐵
𝑋/𝐵𝐴 00 01 11 10
0 0 0 0 0
1 0 0 1 0
𝑆 = 𝑋𝐴𝐵
El circuito secuencial:
Profesores: Mauricio Solar (Paralelo 201) y Viktor Tapia (Paralelo 200)
Ayudantes:, Javier Rojas, Benjamín López, Joaquín Montes, Mauricio Cortes
