GRUPO:

UNIVERSIDAD MAYOR DE SAN ANDRES

FACULTAD DE INGENIERIA
INGENIERIA ELECTRONICA
SISTEMAS DIGITALES II

LABORATORIO # 1

Univ. :
ARIAS LLAMPASO LEIDY MELANY
PATTY FLORES RIVALDO
TICONA LLUSCO GUIDO

Docente:
Ing. Mario León
Fecha de entrega:
25/09/2021
 GENERADOR DE CARACTERES Y REGISTROS DE DESPLAZAMIENTO

1. OBJETIVO: Los objetivos del laboratorio son los siguientes:

 El estudiante reforzara sus conocimientos de flip-flops D y JK para su
aplicación en registros de desplazamiento controlados.
 El estudiante demostrara de manera teórica y práctica el manejo de
memorias semiconductoras, en sus procesos de lectura y escritura.
2. PREINFORME: Desarrolle los siguientes puntos:
2.1. Implemente los siguientes circuitos

FF-T
El Flip-flop T cambia de estado en cada pulso de T. El pulso es un ciclo completo de cero a 1.
De acuerdo a la Tabla de verdad de un flip flop T

TRANSFORMACION DE UN FF-D A FF-T

ACTIVO POR FLANCO DE SUBIDA

 U5 1
U8
1
U7
FF-D:A A A1
U4
C

4
AND 2 5 C1
NOT D Q

S
U6 3
CLK
OR

B
6 B1 AND
Q

R
FF-D:A(CLK) AND 7474

1
1

ACTIVO POR FLANCO DE BAJADA

U10 1
U13

D
D
U12
1 FF1:A U9
F

4
AND 2 5 F
NOT D Q

S
U11 3
CLK

E
OR
6 AND
Q

R
E
U14
U14(D)

1
AND 7474

NOT
1

TRANSFORMACION DE UN FF-JK A FF-T

J y K son las entradas reales del flip flop y T se toma como la entrada externa para la conversión. Cuatro combinaciones
se producen con T y Qp. J y K se expresan en términos de T y Qp. La tabla de conversión, K-mapas, y el diagrama lógico
se dan a continuación.

Tabla de conversión:

circuito final

ACTIVO POR FLANCO DE SUBIDA

 1
A2

1 U1:A
A U2
C

2
4 7 C2
J Q

S
U1:A(CLK)
5
CLK
1 6 AND
K Q

R
B2

3
74111

ACTIVO POR FLANCO DE BAJADA

1 D2

FF-JK:A
D U3
F
2

4 15 F2
J Q
S

CLK
1
CLK
16 14 AND
K Q
R

E E2
3

7476

2.2. Diseñe un Generador de Caracteres, que maneje una matriz de

puntos luminosos 5*5.
(diagrama en bloques)
Para diseñar un generador de caracteres se requiere inicialmente de una memoria, posterior a
esto un contador binario para acceder a los datos almacenados en las distintas direcciones de
la memoria.
Representación en bloques
CONTADOR CICLICO DECIMAL [1-5]
T = 10 ms
1 2 3 4 5

DIRECCIONES A[11] SALIDA D[8]

2048

Memoria
6116
D0 D1 D2 D3 D4

SALIDA D[8]
La matriz LED

1
0
0
0
0

0
1
0
0
0

0
0
1
0
0

0
0
0
1
0

0
0
0
0
1
0
0
0
0
0
1
1
0
1
0
0
1
1
1
0
0
0
1
0
1
1
1
1
1
1
1
1
1
0
1
1
1
0
1
1
Como se observa para poder formar un carácter en la matriz led, se requiere que las 5 posiciones se solapen
así logrando una formación de un carácter. En nuestro caso solapando las matrices led obtendríamos:

Para poder realizar aquello se requiere que las columnas de la matriz se habiliten en periodos de tiempos muy
pequeños para que así creen un efecto como si todos los leds estuvieran encendidos al mismo tiempo, el
periodo para el que el ojo humano no detecta estas variaciones es de T = 10 ms.
Además, se debe tomar en cuenta el sincronismo entre la lectura de la memoria y el barrido de las columnas
led para que se pueda formar un carácter en la matriz LED 5X5.
2.3. Utilice una RAM y prevea lo necesario para poder grabar caracteres de formato 5*5 y una
columna de espacio entre caracteres de la matriz de puntos.

MEMORIA RAM 6116 2K * 8

COMPUERTAS TRI-STATE (BUS)

CD

1
1

BUS DE SALIDA
0 2 3
DIRECCIONES
U16:A
0 74LS126 ?
U13
DIR[8] 0 ?
4

8 9
A0 D0
0 5 6
7
6
A1
A2
D1
D2
10
11 ?
0 U16:B
5
4
A3
A4
D3
D4
13
14 ?
0 74LS126 3
2
A5
A6
D5
D6
15
16 ?
1 17
?
10

A7 D7
23
A8
9 8
22
19
A9
A10
?
U16:C HABILITAR ?
74LS126 0 18
20
CE
OE
LECTURA
1 21
WE
13

ESCRITURA
1 6116

12 11

U16:D CONTROL 0
74LS126
11

11
1

1 4 10 13 1 4 10 13
2 3

U18:A U18:B U18:C U18:D U19:A U19:B U19:C U19:D

2

12

12

U17:A 74LS126 74LS126 74LS126 74LS126 74LS126 74LS126 74LS126 74LS126

74LS126
4

5 6
0

U17:B
74LS126
2.4. Añada los circuitos integrados requeridos para que la lectura de caracteres en la matriz de
puntos se produzca de manera automática y repetitiva. .
2.5. Mediante un algoritmo (flujo grama), describa los procesos de lectura y escritura de la
memoria semiconductora que se utilizara en la práctica.

ESCRITURA

INICIO

-(EC) = 1

-(EW) = 1

DIR [8]
DATO

CONTROL = 1

EW=1
DATO->MEMORIA
EW=1
LECTURA

INICIO

-(CE) = 1

-(WE)=1

-(OE) = 1

LEER DIR
BUS_SAL = MEMORIA[DIR]
 3. TRABAJO DE LABORATORIO:
(Realice todos los diagramas de tiempo de forma manual, considerando los retardos respecto al clock. Adjunte
fotografía nítida)
3.1. Arme los circuitos del punto 2.1 observe y registre las formas de onda en los puntos indicados: A, B, C,
D, E, F (con referencia al clock) a frecuencias de 1 Khz, 100 Khz, 2 Mhz, 5Mhz. (o utilizar un clock manual
libre de rebotes si no tiene acceso a los instrumentos; considere 8 periodos de clock).
3.2 De acuerdo a los circuitos armados en el preinforme se tendrá 4 circuitos a analizar, pero cabe recordar
que el circuito transformado al tipo T tiene igual tabla de verdad, que esta en base a un JK y un D.
FF- T EN BASE A UN FF-D

1 2
U5 1 U10 1
U8 U13

A D
D
U7 U12
1
C 1
F
A1
FF-D:A U4 FF1:A U9

4
AND 2 5 C1 AND 2 5 F
D Q D Q

S
NOT NOT
U6 3 U11 3
CLK CLK

E
OR OR

B
6 B1 AND 6 AND
Q Q

R
E
U14
FF-D:A(CLK) AND 7474 U14(D) AND 7474

1
1 NOT
1

FF-T EN BASE A UN FFJK

3 1 4 1

1 D2

D F
A2
FF-JK:A U3

2
1 U1:A
A U2
C
2

4 15 F2
J Q

S
4 7 C2 CLK
J Q
S

U1:A(CLK) 1
CLK
5
CLK
16 14 AND
K Q

R
1 6 AND
K Q

E
R

B2

B
7476 E2

3
3

74111

1
1

Por consiguiente, tendremos una misma respuesta entre ambos, pero la respuesta por la variación de flanco
será distinta.

Para una frecuencia de 1k[hz]

Activos por flanco de subida
CIRCUITO 1

CIRCUITO 3

Activos por flanco de bajada

CIRCUITO 2

CIRCUITO 4
Activos por flanco de bajada
CIRCUITO 2

CIRCUITO 4
Para una frecuencia de 100k[hz]
Activos por
Activos porflanco
flancode
desubida
subida
CIRCUITO1 1
CIRCUITO

CIRCUITO3 3
CIRCUITO

Activos
Activos por
porflanco
flancode
debajada
bajada
CIRCUITO
CIRCUITO2 2

CIRCUITO
CIRCUITO4 4
Para una frecuencia de 2M[hz]

Activos por flanco de subida

CIRCUITO 1

CIRCUITO 3

Activos por flanco de bajada

CIRCUITO 2

CIRCUITO 4
Para una frecuencia de 5M[hz]
Activos por
Activos por flanco
flanco de
de subida
subida
CIRCUITO 11
CIRCUITO

CIRCUITO 33

Activos por flanco de bajada

CIRCUITO 22

CIRCUITO
CIRCUITO 44
3.2. Arme el circuito Generador de Caracteres diseñado en el preinforme. Dibuje los diagramas
de tiempo de las señales más importantes.

DECODIFICADOR
DEC

SALIDA
DIRECCCION
SAL
DIR
3.3. Grabar en la memoria los caracteres del nombre más largo de un miembro del Grupo
haciendo que estos pasen de manera cíclica y repetitiva.
Para poder grabar en la memoria caracteres del nombre más largo, en nuestro caso (RIVALDO)
Para ello basamos la codificación por filas de la matriz LED de la que se dispone de la siguiente
manera:

SALIDA
DE
MEMORI
A   1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5 1 2 3 4 5
D0 1 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 1 1
D1 2 0 1 0 1 1 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0   0 1 1 1
D2 3 0 0 0 1 1 0 1 1 0 1 0 1 0 0 0 1 0 1 1 1 0 1 0 1 0   0 1 1 1
D3 4 0 0 1 1 1 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 0 1 0 1 0   0 1 1 1
D4 5 0 1 0 1 0 0 0 1 1 0 1 1 0 1 0 1 0 0 0 1 0 0 1 1 0 0 0 1 1 1

Los valores de las filas [D0 D1 D2 D3 D4] son leídos por la matriz led, además se debe grabar
repetidamente en 25 direcciones el primer carácter para que se pueda observar un efecto del
carácter en la matriz led.
PARA QUE SE GENERE UNA SECUENCIA CICLICA EN LA MEMORIA SE DEBE GRABAR:

CONTADOR
numero
DECIMAL DIRECCION BINARIO D0 D1 D2 D3 D4 rep
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1
1 0 0 0 0 0 0 0 1 1 0 1 0 1 1 2
2 0 0 0 0 0 0 1 0 2 0 0 1 0 0 3
3 0 0 0 0 0 0 1 1 3 1 1 1 1 1 4
4 0 0 0 0 0 1 0 0 4 0 1 1 1 0 5
5 0 0 0 0 0 1 0 1 5 0 0 0 0 0 1
6 0 0 0 0 0 1 1 0 6 0 1 0 1 1 2
7 0 0 0 0 0 1 1 1 7 0 0 1 0 0 3
8 0 0 0 0 1 0 0 0 8 1 1 1 1 1 4
9 0 0 0 0 1 0 0 1 9 0 1 1 1 0 5
10 0 0 0 0 1 0 1 0 10 0 0 0 0 0 1
11 0 0 0 0 1 0 1 1 11 0 1 0 1 1 2
12 0 0 0 0 1 1 0 0 12 0 0 1 0 0 3
13 0 0 0 0 1 1 0 1 13 1 1 1 1 1 4
14 0 0 0 0 1 1 1 0 14 0 1 1 1 0 5
15 0 0 0 0 1 1 1 1 15 0 0 0 0 0 1
16 0 0 0 1 0 0 0 0 16 0 1 0 1 1 2
17 0 0 0 1 0 0 0 1 17 0 0 1 0 0 3
18 0 0 0 1 0 0 1 0 18 1 1 1 1 1 4
19 0 0 0 1 0 0 1 1 19 0 1 1 1 0 5
20 0 0 0 1 0 1 0 0 20 0 0 0 0 0 1
21 0 0 0 1 0 1 0 1 21 0 1 0 1 1 2
22 0 0 0 1 0 1 1 0 22 0 0 1 0 0 3
23 0 0 0 1 0 1 1 1 23 1 1 1 1 1 4
24 0 0 0 1 1 0 0 0 24 0 1 1 1 0 5
25 0 0 0 1 1 0 0 1 25 0 1 0 1 1 1
26 0 0 0 1 1 0 1 0 26 0 0 1 0 0 2
27 0 0 0 1 1 0 1 1 27 1 1 1 1 1 3
28 0 0 0 1 1 1 0 0 28 0 1 1 1 0 4
29 0 0 0 1 1 1 0 1 29 0 0 0 0 0 5
30 0 0 0 1 1 1 1 0 30 0 1 0 1 1 1
31 0 0 0 1 1 1 1 1 31 0 0 1 0 0 2
32 0 0 1 0 0 0 0 0 32 1 1 1 1 1 3
33 0 0 1 0 0 0 0 1 33 0 1 1 1 0 4
34 0 0 1 0 0 0 1 0 34 0 0 0 0 0 5
35 0 0 1 0 0 0 1 1 35 0 1 0 1 1 1
36 0 0 1 0 0 1 0 0 36 0 0 1 0 0 2
37 0 0 1 0 0 1 0 1 37 1 1 1 1 1 3
38 0 0 1 0 0 1 1 0 38 0 1 1 1 0 4
39 0 0 1 0 0 1 1 1 39 0 0 0 0 0 5
40 0 0 1 0 1 0 0 0 40 0 1 0 1 1 1
41 0 0 1 0 1 0 0 1 41 0 0 1 0 0 2
42 0 0 1 0 1 0 1 0 42 1 1 1 1 1 3
43 0 0 1 0 1 0 1 1 43 0 1 1 1 0 4
44 0 0 1 0 1 1 0 0 44 0 0 0 0 0 5
45 0 0 1 0 1 1 0 1 45 0 1 0 1 1 1
46 0 0 1 0 1 1 1 0 46 0 0 1 0 0 2
47 0 0 1 0 1 1 1 1 47 1 1 1 1 1 3
48 0 0 1 1 0 0 0 0 48 0 1 1 1 0 4
49 0 0 1 1 0 0 0 1 49 0 0 0 0 0 5
50 0 0 1 1 0 0 1 0 50 0 0 1 0 0 1
51 0 0 1 1 0 0 1 1 51 1 1 1 1 1 2
52 0 0 1 1 0 1 0 0 52 0 1 1 1 0 3
53 0 0 1 1 0 1 0 1 53 0 0 0 0 0 4
54 0 0 1 1 0 1 1 0 54 0 1 1 1 0 5
55 0 0 1 1 0 1 1 1 55 0 0 1 0 0 1
56 0 0 1 1 1 0 0 0 56 1 1 1 1 1 2
57 0 0 1 1 1 0 0 1 57 0 1 1 1 0 3
58 0 0 1 1 1 0 1 0 58 0 0 0 0 0 4
59 0 0 1 1 1 0 1 1 59 0 1 1 1 0 5
60 0 0 1 1 1 1 0 0 60 0 0 1 0 0 1
61 0 0 1 1 1 1 0 1 61 1 1 1 1 1 2
62 0 0 1 1 1 1 1 0 62 0 1 1 1 0 3
63 0 0 1 1 1 1 1 1 63 0 0 0 0 0 4
64 0 1 0 0 0 0 0 0 64 0 1 1 1 0 5
65 0 1 0 0 0 0 0 1 65 0 0 1 0 0 1
66 0 1 0 0 0 0 1 0 66 1 1 1 1 1 2
67 0 1 0 0 0 0 1 1 67 0 1 1 1 0 3
68 0 1 0 0 0 1 0 0 68 0 0 0 0 0 4
69 0 1 0 0 0 1 0 1 69 0 1 1 1 0 5
70 0 1 0 0 0 1 1 0 70 0 0 1 0 0 1
71 0 1 0 0 0 1 1 1 71 1 1 1 1 1 2
72 0 1 0 0 1 0 0 0 72 0 1 1 1 0 3
73 0 1 0 0 1 0 0 1 73 0 0 0 0 0 4
74 0 1 0 0 1 0 1 0 74 0 1 1 1 0 5
75 0 1 0 0 1 0 1 1 75 1 1 1 1 1 1
76 0 1 0 0 1 1 0 0 76 0 1 1 1 0 2
77 0 1 0 0 1 1 0 1 77 0 0 0 0 0 3
78 0 1 0 0 1 1 1 0 78 0 1 1 1 0 4
79 0 1 0 0 1 1 1 1 79 1 1 1 1 1 5
80 0 1 0 1 0 0 0 0 80 1 1 1 1 1 1
81 0 1 0 1 0 0 0 1 81 0 1 1 1 0 2
82 0 1 0 1 0 0 1 0 82 0 0 0 0 0 3
83 0 1 0 1 0 0 1 1 83 0 1 1 1 0 4
84 0 1 0 1 0 1 0 0 84 1 1 1 1 1 5
85 0 1 0 1 0 1 0 1 85 1 1 1 1 1 1
86 0 1 0 1 0 1 1 0 86 0 1 1 1 0 2
87 0 1 0 1 0 1 1 1 87 0 0 0 0 0 3
88 0 1 0 1 1 0 0 0 88 0 1 1 1 0 4
89 0 1 0 1 1 0 0 1 89 1 1 1 1 1 5
90 0 1 0 1 1 0 1 0 90 1 1 1 1 1 1
91 0 1 0 1 1 0 1 1 91 0 1 1 1 0 2
92 0 1 0 1 1 1 0 0 92 0 0 0 0 0 3
93 0 1 0 1 1 1 0 1 93 0 1 1 1 0 4
94 0 1 0 1 1 1 1 0 94 1 1 1 1 1 5
95 0 1 0 1 1 1 1 1 95 1 1 1 1 1 1
96 0 1 1 0 0 0 0 0 96 0 1 1 1 0 2
97 0 1 1 0 0 0 0 1 97 0 0 0 0 0 3
98 0 1 1 0 0 0 1 0 98 0 1 1 1 0 4
. 0 1 1 0 0 0 1 1 99 1 1 1 1 1 5
. 0 1 1 0 0 1 0 0 100 0 1 1 1 0 1
. 0 1 1 0 0 1 0 1 101 0 0 0 0 0 2

3.5. Una vez que el circuito funcione correctamente, llenar la hoja de auto evaluación.
4. INFORME FINAL:
4.1. Objetivo.
 Reforzar conocimientos de flip-flops D y JK para su aplicación en registros de desplazamiento
controlados.
 El estudiante demostrara de manera teórica y práctica el manejo de memorias semiconductoras, en
sus procesos de lectura y escritura.
4.2. Fundamento teórico
El Flip flop describe el funcionamiento básico de una memoria el cual se usa como la base para la construcción
de varios tipos de memorias de 1 bit.
Los Flip flop síncronos no cambian de información aun cuando se le pone un dato en la entrada, ello cambiara
cuando se aplique un pulso por entrada adicional del sincronismo, en conclusión, las entradas no determinan
el momento de conmutación de salidas, el cambio se produce cuando viene la señal de pulso por la entrada de
reloj.
FLIP FLOP D

El flop flop solo tiene dos entradas de información: D (Delay, retardo = entrada de datos) y Ck (pulso del reloj),
tendrá dos salidas y . Se caracteriza por capturar los datos de entrada cuando el dispositivo este
habilitado y repite su estado cuando no está habilitado. Su tarea lógica es la de copiar en la salida Q el valor
lógico de la entrada cuando se hace presente la señal de reloj Ck.
Símbolo:

Esquema lógico interno:

Tabla de verdad y diagrama de tiempos:
CLOCK=1 D
0 0 1
1 1 0

FLIP FLOP JK
El Flip flop es un bloque constructivo que tiene tres entradas de las cuales dos son de información J y K y la
tercera entrada es la entrada del reloj Clock Ck y contiene dos salidas y . Este Flip Flop elimina la
condición prohibida ya que se adiciona un lazo extremo de realimentación. Su tabla de verdad es similar al
FFSR pero con la diferencia de que en la condición de que ambas entradas son cero, en el FFSR la condición
está prohibida, mientras que en FFJK la salida es válida y será Q y cuando ambas entradas sean uno lógico, la
salida será Q negada.
Símbolo:

Esquema lógico:
 CLOCK=1 J K Q
1 0 Q
1 1 1 1
2 0 0 0
1 1 Q

Diagrama de tiempos:

MEMORIA RAM
Las memorias su principal función es la de mantener la información guardada ya sea por un momento o por un
largo periodo de tiempo. En las ocasiones que solo se necesita guardar información por un corto periodo por
ejemplo para guardar la información de variables que cambian durante la ejecución de un programa es
necesario tener donde guardar esa información por ese corto periodo.

Para esta aplicación emplearemos una memoria RAM 6116 que mantendrá nuestra información por un
periodo y después al necesitar renovar de nuevo esa información la podremos "refrescar".

LA MEMORIA RAM 6116 El dispositivo 6116 es una memoria de acceso aleatorio, Random Acces Memory
(RAM), cuenta con una capacidad de 2048 palabras de 8 bits cada una, es una memoria estática de alta
velocidad, esta fabricada con la tecnología CMOS, opera con una fuente de alimentación de +5.0 Volts y esta
dispuesta en una pastilla de 24 terminales.

CARACTERÍSTICAS DE LA MEMORIA RAM 6116

• Organización de la memoria: 2048 X 8
• Alta velocidad: tiempo de acceso 150 nseg.
• Baja potencia en estado inactivo: 10 uW
• Baja potencia en estado activo: 160 mW
• RAM completamente estática: No requiere reloj para su funcionamiento
• Temperatura de operación: 0.75 grados centígrados
• Temperatura de almacenamiento: De -55 a +125 grados centígrados.
• Potencia de disipación: 1 Watts
• Todas sus entradas y salidas son compatibles directamente con la tecnología TTL

DESCRIPCIÓN DE LAS TERMINALES

• A0-A10: Líneas de direcciones
• E/S0-E/S7: Entrada y Salida de datos
• CS Habilitador de la pastilla
• OE Habilitador de salidas
• WE Habilitador para la escritura
• Vcc Voltaje de alimentación +5.0 Volts
• GND Terminal de tierra 0.0 Volts

OPERACIÓN DE LECTURA

Un dato será leído del dispositivo de almacenamiento RAM 6116, mediante la aplicación de un nivel alto en la
terminal (WE)', un nivel bajo en (CS)', y estando en nivel bajo la terminal (OE)', con estas conexiones se
dispone que se pueda leer la memoria RAM 6116, si se coloca un nivel alto en las terminales (OE)'. y/o (CS)' las
líneas de E/S y/o la pastilla 6116 se ponen en estado de alta impedancia, respectivamente.
(CS)' posee la función de controlar la activación de la pastilla, la cual puede ser usada por un sistema con
microprocesadores para la selección del dispositivo.
La terminal (OE)' habilita las salidas, o las pone en estado de alta impedancia, la cual puede ser habilitada cada
vez que el microprocesador requiera leer la memoria.

OPERACIÓN DE ESCRITURA

Un dato es escrito en el dispositivo RAM 6116 mediante la aplicación de un nivel bajo en la terminal (WE)', un
nivel bajo en (CS)', y un nivel alto o bajo en la terminal (OE)'.
La terminal (WE)' al ser activa provoca que las terminales E/S de la memoria RAM 6116 se habiliten para
aceptar la información, en estas condiciones la terminal (OE)' posee la opción de ser colocada en estado de
alto bajo, para realizar así la operación de escritura.

MATRIZ LED 5X5

La matriz de LEDs no es más que un arreglo de LEDs agrupados dentro de un encapsulado, los cuales se
encuentran agrupados en forma de matriz. Este acomodo nos ayuda para poder generar cualquier cosa que
nosotros queramos siempre y cuando se pueda representar dentro de la matriz.
Matriz de led´s 5×7
 La Matriz de LEDs que se usara en este ejemplo es una como la de la foto superior, esta es de 5 columnas por
7 filas, las columnas son representadas por una C y las filas por una R, en la imagen inferior podemos ver como
se encuentran distribuidos los pines de la matriz a usar.

matriz de led´s 5×7

Para poder formar algo en la matriz de led´s, es necesario realizar un barrido en las columnas para controlarlas
de manera independiente, cada columna tendrá su código, por lo que debemos formar la figura, numero o
letra que necesitemos separando la misma en 5 columnas. A continuación, veremos cómo se forma el numero
3 el cual prestando atención al valor de las R’s las cuales forman el código deseado mientras que las C’s
generan un barrido de las columnas. Es importante destacar que en las R’s el LED prende con un 0 lógico, lo
cual está dado ya que la columna correspondiente está habilitada con un 1 lógico (Vcc), el led en las R’s
prendera con la diferencia de voltaje, por lo tanto, en las R’s se usa el 0 como prendido.

DECODIFICADOR 3 A 8 74138
Sirve para decodificación de memoria o enrutamiento de datos de alto rendimiento, que requieren tiempos de
retardo de propagación muy cortos. En los sistemas de memoria de alto rendimiento, estos decodificadores
pueden usarse para minimizar los efectos de la decodificación del sistema.
ESPECIFICACIONES Y CARACTERÍSTICAS

 Modelo 74LS138
 Tipo: TTL
 Familia: LS
 Tipo de lógica: Demultiplexor/decodificador
 Voltaje de operación: 5.25 V a 4.75 V
 Corriente: 8 mA
 Frecuencia de reloj: Max. 35MHz
 Temperatura de trabajo: 75 °C a 0 °C
 Canales configuración de Línea: 3:8
 Pines: 16
 Tipo de encapsulado: DIP
 Medidas: 4.57 x 19.3 x 6.35 mm
El SN74LS138N decodifica una de las ocho líneas dependiendo de las condiciones en las tres entradas de
selección binaria y las tres entradas de habilitación. Dos entradas de activación activa-baja y una activa-alta
reducen la necesidad de puertas o inversores externos cuando se expanden.

 Diseñado específicamente para decodificadores de memoria de alta velocidad y sistemas de

transmisión de datos
 Habilitar 3 entradas para simplificar la recepción en cascada y / o de datos
 Schottky-clamped para un alto rendimiento
 Aplicaciones: Industrial

CONTADOR 74HC161 4 BITS

El SN74LS161AN es un contador binario sincrónico de 4 bits que presenta una vista interna de carga para
aplicaciones en diseños de conteo de alta velocidad. La operación síncrona se realiza haciendo que todos los
flip-flops se sincronicen simultáneamente para que las salidas cambien coincidentes entre sí cuando así lo
indiquen las entradas de habilitación de recuento y la activación interna. Este modo de operación elimina los
picos de conteo de salida que normalmente están asociados con los contadores asíncronos (reloj de
ondulación), sin embargo, los picos de conteo pueden ocurrir en la salida de transporte de rizado (RCO).  Una
entrada de reloj amortiguado activa los cuatro flip-flops en el borde ascendente de la forma de onda de
entrada del reloj. Este contador es totalmente programable, es decir, las salidas pueden preestablecerse a
cualquier nivel. Como el preajuste es sincrónico, la configuración de un nivel bajo en la entrada de carga
desactiva el contador y hace que las salidas concuerden con los datos de configuración después del siguiente
impulso de reloj independientemente de los niveles de las entradas de habilitación.
Especificaciones
 Familia: LS
 Tipo de contador: Binario
 Frecuencia reloj: 32 MHz
 Conteo máximo: 15
 Tensión de alimentación mínima: 4.75 V

 Tensión de alimentación máxima:  5.25 V

 Temperatura de funcionamiento mínima: 0 ° C
 Temperatura de funcionamiento máxima: 70 ° C
  Encapsulado:  DIP
 16 pines

SIMBOLO PARAMETRO CONDICIONES Min Max Unit

VCC tensión de -0.5 +7.0 V
alimentación
IIK corriente de VI < -0.5 V or VI > VCC + 0.5 - +-20 mA
sujeción de entrada V
IOK corriente de VO < - 0.5 V or VO > VCC + - +-20 mA
sujeción de salida 0.5 V
IO corriente de salida VO = -0.5 V to VCC + 0.5 V - +-25 mA
ICC corriente de - 50 mA
alimentación
IGND corriente de tierra -50 - mA
Tstg temperatura de -65 150 °C
almacenamiento
Ptot disipación total de Paquete SO16 - 500 mW
potencia (T) Paquete SSOP16 - 500 mW

Recommendations de operacion

simbolo parametro condiciones min Tipo Max Min

Vcc 2.0 5.0 6.0 V
Vi 0 - Vcc V
Vi 0 - Vcc V
Tamb -40 +25 +125 °C
Detat/desta V VCC = 2.0 V - - 625 ns/V
VCC = 2.0 V - 1.67 139 ns/V
VCC = 2.0 V - - 83 ns/V

TRI STATE COMO BUS

El SN74LS125 es una función cuádruple Bus Buffer de 3 estados, que cuando está activada, tiene las
características de baja impedancia de una salida TTL con capacidad de accionamiento adicional a niveles
lógicos altos para permitir la conducción de líneas de bus pesadamente cargadas sin resistencias externas pull-
up. Cuando está desactivado, ambos transistores de salida se desactivan, presentando un estado de alta
impedancia al bus, de modo que la salida no actuará ni como carga significativa ni como controlador. Las
salidas del dispositivo 74LS125 se desactivan cuando G \ es alta.

Aplicaciones principales
 Industrial
 Automatización y Control de Procesos
 Procesado de Señal
Circuito Integrado TTL 74LS126. Cuatro buffers de bus de salidas de tres estados. El SN74LS126AN es un búffer
de autobús cuádruple cuenta con salidas de 3 estados que, cuando está activada, tiene las características de
baja impedancia de una salida TTL con capacidad de impulsión adicional en niveles lógicos altos para permitir
la conducción de líneas de autobuses con mucha carga sin resistencias pull-upexternos. Cuando está
desactivado, ambos transistores de salida están apagados, la presentación de un estado de alta impedancia al
bus por lo que la salida funcionará ni como una carga significativa ni como un conductor. Las salidas de los
dispositivos LS126A se desactivan cuando G es baja.
Especificaciones
o Tipo de Familia: LS
o Tipo de Dispositivo Lógico: Buffer, Non Inverting
o Rango de temperatura de funcionamiento: 0 ° C a +70 ° C
o Rango de tensión de alimentación: 4.75 V a 5.25 V
o Encapsulado DIP
o 14 pines

4.3. Realice la justificación de las mejoras y modificaciones introducidas en los circuitos originales.

En señales digitales puede existir la dispersión debido a los propios componentes electrónicos, eh en sus
características se menciona el rango de trabajo para voltaje, corriente, frecuencia y fase.

En los sistemas digitales, las señales quedan establecidas por niveles de tensión bajo o alto en la lógica de
nivel, la transición entre los niveles bajo a alto en la lógica de flanco y en la transición entre los niveles bajo a
alto y alto a bajo en la lógica de pulso.

En la lógica de flanco de subida y de bajada, no ocurre inmediatamente como sería lo ideal, sino que dicha
transición ocurre en un tiempo finito y que normalmente se lo define como: tiempo de subida, tiempo de
bajada y tiempo de duración de pulso.

TIEMPO DE SUBIDA

Es el tiempo requerido por la señal para pasar de un nivel bajo a un nivel alto se mide cuando tarda en pasar
del 10% al 90% de la amplitud del impulso

TIEMPO DE BAJADA

Es el tiempo en que demora para pasar de un nivel alto a un nivel bajo y se mide desde el 90% hasta el 10% de
la amplitud del pulso.

En caso ideal el tiempo de subida como de bajada debería ser cero, pero ese caso es imposible.

Por ello se han desarrollado numerosas familias lógicas que proporcionan determinadas características que las
identifican por el diseño de los circuitos digitales.
Por lo general es imposible encontrar un componente con todas las características deseadas. Por tanto,
siempre existe la búsqueda permanente para mejorar las tecnologías ya probadas y usadas.

La capacidad de respuesta de los CI digitales son los tiempos de propagación o tiempos de retraso.

Es posible saber los valores de tiempo de retraso mediante los datasheet del componente a utilizar.

4.4. Analogías de los circuitos armados con otros dispositivos (Ejemplo: describa con detalle el funcionamiento
de los distintos letreros luminosos, que existen comercialmente)

4.5. Diagrama de tiempos (manual) de los ciclos de lectura y escritura del circuito integrado de la memoria
utilizada, con una explicación completa de todos los paramentos que intervienen. Adicionalmente, determinar
la máxima frecuencia de lectura y escritura de la memoria elegida.
PROCESO DE LECTURA.

PROCESO DE ESCRITURA
4.6. Representar en Wavedrom los diagramas de tiempo del punto 3.1. Proponer una solución para la
distorsión que se produce en alta frecuencia.
En la representación de los circuitos T en base a JK y D ambas tienen las mismas salidas solo que los circuitos
que responden a pulsos de bajada son aún más eficientes que los circuitos que responden a pulsos de subida.
PARA UNA FRECUENCIA DE 1K[hz]
Con flanco de subida

Con flanco de bajada

PARA UNA FRECUENCIA DE 100K

Con flanco de subida

Con flanco de bajada

PARA UNA FRECUENCIA DE 2M[hz]
Con flanco de subida

Con flanco de bajada

PARA UNA FRECUENCIA DE 5M[hz]

Con flanco de subida

Con flanco de bajada

4.7. Representar en Wavedrom los diagramas de tiempo del punto 3.2.

{signal: [
{name: 'clk', wave: 'N.............'},
{name: '-(CE)', wave: '10.........1..'},
{name: '-(OE)', wave: '0.......1.....'},
{name: '-(WE)', wave: '1.............'},
{name: 'DIRECCION', wave: 'x4568234567895', data: ['D1','D2','D3','D4','D5','D6','D7','D8','D9','D10','D11','D12','D13']},
{name: 'SALIDA', wave: 'x4245678x-----', data: ['M1','M2','M3','M4','M5','M6','M7']},
{name: 'CNT DEC', wave: 'x4245678923456', data: ['1','2','3','4','5','1','2','3','4','5','1','2','3','4']},
{name: 'CARACTER', wave: 'x4....2....4..', data:
['CARACTER1','CARACTER2','CARACTER3','4','5','1','2','3','4','5','1','2','3','4']},
{},
]}

4.8. Enumere y describa los tipos de memoria (por ejemplo: LIFO, FIFO de alta capacidad)
Las memorias son los dispositivos de almacenamiento de datos e instrucciones en una computadora.
Llamamos sistema de memoria al conjunto de estos dispositivos y los algoritmos de hardware y/o software de
control de los mismos. Diversos dispositivos son capaces almacenar información.
MEMORIA FIFO
Son memorias serie en las que la primera información que entra es la primera que sale (First Input First
Output). La figura indica una FIFO en bloque:
Funcionamiento:

Las memorias FIFO pueden implementarse con registros de desplazamiento estáticos y una unidad de control.
Esta última debe tener en cuenta las siguientes características de este tipo de memoria.
Diagrama de bloques de una memoria FIFO

Las FIFO se encuentran en CI de LSI y una de sus aplicaciones es acoplar sistemas digitales con velocidades de
procesamiento diferentes. El sistema rápido va llenando la FIFO mientras que el lento la va vaciando. La
capacidad de la memoria debe estar acorde con la diferencia de velocidades y el tamaño del bloque a
transferir.
MEMORIA LIFO
En estas memorias al última información que entra es la primera que sale (Last Input First Output).En la fig.
24a se indica el funcionamiento de una LIFO y su diagrama en bloque en la fig. 24b.

Funcionamiento:

Puede implementarse como un registro de desplazamiento reversible:

Un registro de desplazamiento reversible está formado por biestables síncronos y multiplexores. La salida de
la memoria es la salida del primer biestable y la entrada es el segundo canal del primer multiplexor. Se sugiere
al alumno interpretar la fig. 25 y realizar los ciclos de lectura/escritura.
4.9. Conclusiones.
 se logró repasar el concepto de flip-flop y sus respectivos diagramas de tiempo.
 en la realización del generador de caracteres para una matriz de leds el uso de memorias RAM no es
muy practico debido a que las mismas son volátiles.
 además, cabe mencionar que en la etapa de escritura si el dato a almacenar es muy largo el proceso de
escritura se hace moroso y es susceptible a cometer errores en la escritura misma.
 en conclusión, se recomienda trabajar con memorias no volátiles y programables para reducir el
trabajo a la hora de grabar en la memoria el código de los caracteres.
 en lo que se pudo investigar en la red, la mayoría de los letreros luminosos se implementan con
memorias programables no volátiles, además cabe mencionar el gran uso que se le da al ARDUINO en
las mismas, debido a su simplicidad tanto en código como en implementación.
 Respecto a la matriz de leds se recomienda utilizar una mayor cantidad de columnas para poder
apreciar con mayor claridad los caracteres que se despliegan en la misma.
 para solucionar el problema del desface de los flip-flop en flanco de subida se recomienda consultar el
datashet del componente y así prevenir los desfaces que llevarían en algunos casos a malograr el
funcionamiento del mismo.
 en conclusión, para los filp-flop se recomienda trabajar con flancos de bajada debido a que el efecto en
altas frecuencias es mucho menor que en falco de subida (esto se basa en los diagramas obtenidos en
simulación).

Bibliografía
 Tocci, R. J., & Widmer, N. S. (2003). Sistemas digitales: principios y aplicaciones. Pearson Educación.

 Lloris Ruíz, A., Prieto Espinosa, A., & Parrilla Roure, L. (2003). Sistemas digitales.

 Hirota, KAORU y Ozawa, KAZUHIRO (1989). El concepto de flip-flop difuso. Transacciones IEEE sobre
sistemas, hombre y cibernética , 19 (5), 980-997.
 Vallejo, M. L. L., Lluna, R. B., & Nieto-Taladriz, O. (1993). Diseño de memorias RAM estáticas BiCMOS de doble
puerto. In VIII Congreso Diseño de Circuitos Integrados: Málaga, 9 al 11 de noviembre de 1993 (pp. 20-24).
Universidad de Málaga (UMA).
 Rubio Peña, L. (2012). Memorias digitales.

 Díaz, R. J., & Amador, R. (2003). Analisis de la deteccion de fallos en memorias RAM usando pruebas
funcionales. Ingeniería Electrónica, Automática y Comunicaciones, 24(1), 53-59.