UTN – FRT - ARQUITECTURA DE COMPUTADORAS
1er parcial – 07-10-2017
APELLIDO Y NOMBRE: ………………………………………………………………….
COMISIÓN: ………………………………… LEGAJO Nº………………………………
Nota: son ocho puntos, cada uno vale 1,25.
1. Marque la opción correcta:
El registro PC sirve para
1 Almacenar la dirección de la instrucción a ejecutar
2 Almacenar la instrucción en ejecución
3 Almacenar un dato
Código máquina es un lenguaje:
1 De Alto nivel representado por o que utiliza ceros y unos
2 De Bajo nivel representado por o que utiliza ceros y unos
3 De Bajo nivel y simbólico.
En el paso 1 del Ciclo de Búsqueda – Ejecución ¿qué registros del CPU están
involucrados?
1 %r14 y %r15
2 PC e IR
3 %r0 a %r31
Para leer de la dirección 10485 de memoria principal, la instrucción a usar sería:
1 ld [10485], %r23
2 ld [%r1, 10485], %r23
3 ld [%r12, %r13], %r23
La ALU forma parte de:
1 Los Registros
2 La Unidad Central de Proceso
3 La Memoria Principal
A un decodificador se lo usa para implementar:
1 Memorias ROM y Registros.
2 Memorias ROM, RAM y Flip Flop.
3 Memorias ROM y RAM, Multiplexores, Demultiplexores y ALU.
Dada la instrucción bneg 1256, almacenada en la dirección 4000 de memoria, con n =
0, la dirección de la próxima instrucción a ejecutar es:
1 1256
2 4004
3 9024
UTN – FRT - ARQUITECTURA DE COMPUTADORAS
1er parcial – 07-10-2017
APELLIDO Y NOMBRE: ………………………………………………………………….
COMISIÓN: ………………………………… LEGAJO Nº………………………………
El modelo de sistema interconectado por buses consta de los siguientes componentes:
1 Unidad de Entrada, Unidad de Memoria, Unidad Aritmético Lógica,
Unidad de Control y Unidad de Salida.
2 CPU, E/S, Memoria, Buses de datos, dirección y control.
3 Memoria Principal, ALU, Unidad de Control, Equipos de E/S.
Cuando una instrucción de llamado a subrutina se pasa de assembler a código
máquina, en el campo disp30 se pone:
1 la cantidad de palabras que debe saltar
2 el valor de una etiqueta
3 la dirección hacia donde salta
La instrucción jmpl debe volver a la dirección siguiente a Call, que sería:
1 %r15 + 1
2 %r15 + 4
3 %pc
2. Complete el siguiente cuadro comparativo:
IAS ARC
Tamaño de la memoria.
Rango de direcciones.
Longitud de cada palabra.
Longitud de cada
instrucción.
Cantidad de registros en la
CPU.
Tamaño de los registros.
UTN – FRT - ARQUITECTURA DE COMPUTADORAS
1er parcial – 07-10-2017
APELLIDO Y NOMBRE: ………………………………………………………………….
COMISIÓN: ………………………………… LEGAJO Nº………………………………
3. Complete las líneas punteadas con los nombres de los registros, además indique sus
tamaños y explique la función de cada uno de ellos.
4. A) Escriba un fragmento de programa en assembler, basándose en el modelo IAS,
que sume el número almacenado en la posición 300 más el número almacenado en la
posición 332, al resultado de la suma dividirlo por el contenido de la posición 336,
finalmente se debe almacenar en la posición 444.
B) Pase las instrucciones a lenguaje de máquina. Se dan los códigos de operación en
hexadecimal.
Codop en Hex 01 05 21 06 0C 0B 14 15
Instrucción LOAD ADD STOR SUB DIV MUL LSH RSH
M(X) M(X) M(X) M(X) M(X) M(X)
5. A) Basándose en la arquitectura ARC, de un ejemplo, en assembler, de una
instrucción de salto. Explique la misma usando mapa de memoria e indicando
registros de la CPU involucrados.
B) Pase la instrucción a código máquina.
UTN – FRT - ARQUITECTURA DE COMPUTADORAS
1er parcial – 07-10-2017
APELLIDO Y NOMBRE: ………………………………………………………………….
COMISIÓN: ………………………………… LEGAJO Nº………………………………
6. Realice las operaciones, TRABAJANDO EN BINARIO Y LOS NÚMEROS
NEGATIVOS EN COMPLEMENTO A 2, y exprese el resultado en la base indicada:
001101111(2) + 3C (16) - 122(10) = ------- (16)
7. Dibujando en forma completa el decodificador, realice una memoria ROM en la que se
almacenen los siguientes registros:
R0 = 010 R1 = 011 R2 = 110 R3= 101
8. Dada la siguiente función:
A. Dibuje el circuito lógico.
B. Escriba la tabla de verdad.
C. Usando mapa de Karnaugh, obtenga la función mínima agrupando los unos.
