TECNOLÓGICO NACIONAL DE MÉXICO

CAMPUS PUEBLA

INGENIERIA MECÁNICA

MATERIA: SISTEMAS ELECTRÓNICOS

DOCENTE: ING. JOSÉ ANTONIO RUIZ DE LA CRUZ

PRACTICA 9 MAPAS K Y SUMADOR

ALUMNOS: ERICK LOPEZ REYES

ERUBIEL EDILBERTO RICO PICAZO
Introducción

En base al estudio previo de los mapas de Karnaugh y posteriormente el método sumador

para hallar los valores de las variables de salida que pueden ser representadas por cualquier
variable según sea el caso se pretende comprobar dichos valores de salida en base a la tabla
de verdad planteada mediante la hipótesis de las diferentes combinaciones que se pueden
formar y obteniendo la ecuación booleana que corresponda en minterminos simplificándola
empleando la denotando la importancia de los mapas “K” o métodos aritméticos si no es
posible obtener una solución mediante el mapa; a su vez desarrollaremos el circuito
físicamente y en el simulador respectivamente ilustrando las evidencias y reportando los
resultados para verificar que sean los esperados

Marco teórico
Mintérmino:
Para una función booleana de n variables x1,...xn, un producto booleano en el que cada una
de las n variables aparece una sola vez (negada o sin negar) es llamado minterms. Es decir,
un minterms es una expresión lógica de n variables consistente únicamente en el operador
conjunción lógica (AND) y el operador complemento o negación (NOT).
Por ejemplo, abc, ab'c y abc' son ejemplos de minterms para una función booleana con las
tres variables a, b y c.

Función equivalente:
Se puede observar que cada minterm solo devuelve 'verdadero' con una sola entrada de las
posibles. Por ejemplo, el minterm 5, a b' c, es verdadero solo cuando a y c son ciertos y b es
falso - la entrada a = 1, b = 0, c = 1 da resultado 1.
Si tenemos una tabla de verdad de una función lógica, es posible escribir la función como
"suma de productos". Por ejemplo, dada la tabla de verdad.
observamos que las filas con resultado 1 son la primera y la tercera, entonces podemos
escribir f como la suma de los minterms m0 y m2.

Maxterminos:
Un maxterm es una expresión lógica de n variables que consiste únicamente en la disyunción
lógica y el operador complemento o negación. Los maxterms són una expresión dual de los
minterms. En vez de usar operaciones AND utilizamos operaciones OR y procedemos de
forma similar.

Función equivalente:
Se puede ver fácilmente que un maxterm sólo da como resultado un cero para una única
entrada de la función lógica. Por ejemplo, el maxterm 5, a'+b+c', es falso solo cuando a y son
ciertos y b es falso - la entrada a = 1, b = 0, c = 1 da como resultado un cero.
Si tenemos una tabla de verdad de una función lógica, es posible escribir la función como
"producto de sumas". Por ejemplo, dada la tabla de verdad:

Mapas de Karnaugh:
Los Mapas de Karnaugh son una herramienta muy utilizada para la simplificación de circuitos
lógicos. Cuando se tiene una función lógica con su tabla de verdad y se desea implementar
esa función de la manera más económica posible se utiliza este método.
Ejemplo: Se tiene la siguiente tabla de verdad para tres variables. Se desarrolla la función
lógica basada en ella. (primera forma canónica).
Ver que en la fórmula se incluyen solamente las variables (A, B, C) cuando F cuando es igual
a “1”. Si A en la tabla de verdad es “0” se pone A, si B = “1” se pone B, Si C = “0” se pone C,
etc.
Una vez obtenida la función lógica, se implementa el mapa de Karnaugh. Este tiene 8 casillas
que corresponden a 2n, donde n = 3 (número de variables (A, B, C)). Ver el diagrama arriba.
La primera fila corresponde a A = 0 La segunda fila corresponde a A = 1 La primera columna
corresponde a BC = 00 (B=0 y C=0).
La segunda columna corresponde a BC = 01 (B=0 y C=1) La tercera columna corresponde a
BC = 11 (B=1 y C=1) La cuarta columna corresponde a BC = 10 (B=1 y C=0)

Objetivos

1) Comprobar la importancia de los mapas de Karnaugh en la minimización de funciones

de conmutación
2) Comprobar el funcionamiento del diseño de un semisumador y un sumador completo
utilizando compuertas básicas.

Material necesario:
Objetivo 1
Una fuente de voltaje de 5V
1 DIP de 8 entradas
1 LED (no importa el color)
5 resistencias de 470 ohms
Los siguientes circuitos integrados o equivalentes:
7404, 7408, 7432

Simulador de circuitos

PROBLEMA 1

Detector de potencias de 2

Las 4 líneas que entran al circuito lógico combinacional que se ilustra en el diagrama a
bloques de la figura adjunta, llevan un dígito decimal codificado en binario. Es decir, los
equivalentes binarios de los dígitos decimales 0-9 pueden aparecer en las líneas A, B, C, D.
El bit más significativo es A.

Las combinaciones de valores correspondientes a los equivalentes binarios de los números

decimales 10-15 nunca aparecerán en las líneas de entrada. La única salida Z del circuito
debe ser 1 si y sólo si representan un número que sea cero o una potencia de 2.

a) Realice la tabla de verdad del circuito

b) Determine la expresión booleana del circuito y simplifiquela
c) Diseñe el circuito en su expresión booleana más simple
d) Arme el circuito en el simulador y compruebe que los resultados de la tabla de
verdad se cumplan
a)

Letra de
Numero A B C D Z
imagen
A 0 0 0 0 0 1 A'B'C'D'
B 1 0 0 0 1 1 A'B'C'D
C 2 0 0 1 0 1 A'B'CD'
D 3 0 0 1 1 0 A´B´CD
E 4 0 1 0 0 1 A'BC'D'
F 5 0 1 0 1 0 A´BC´D
G 6 0 1 1 0 0 A´BCD´
H 7 0 1 1 1 0 A´BCD
I 8 1 0 0 0 1 AB'C'D'
J 9 1 0 0 1 0 AB´C´D

Min términos

EXPRESION BOLEANA:
Z= (A'B'C'D’) + (A’B’C’D)+(A'B'CD’) +(A'BC'D’) +(AB'C'D')

EXPRESION MAS SIMPLIFICADA USANDO MAPA K:

Z=A´B´C´ + A´B´D + A´C´D´ + B´C´D´

MAPA K
C´D´ C´D CD CD´
A´B´ 1 1 1 0
A´B 1 0 0 0
AB 0 0 0 0
AB´ 1 0 0 0

Numero A B C D A+B A+C B+C (A+C+D)' (B+C+D)' (A+B+C)' (A+B+D)' Z

0 0 0 0 0 0 0 0 1 1 1 1 1
1 0 0 0 1 0 0 0 0 0 1 0 1
2 0 0 1 0 0 1 1 0 0 0 1 1
3 0 0 1 1 0 1 1 0 0 0 0 0
4 0 1 0 0 1 0 1 1 0 0 0 1
5 0 1 0 1 1 0 1 0 0 0 0 0
6 0 1 1 0 1 1 1 0 0 0 0 0
7 0 1 1 1 1 1 1 0 0 0 0 0
8 1 0 0 0 1 1 0 0 1 0 0 1
9 1 0 0 1 1 1 0 0 0 0 0 0
 TABLA DE VERDAD
NUMERO A B C D Z
0 0 0 0 0 1
1 0 0 0 1 1
2 0 0 1 0 1
3 0 0 1 1 0
4 0 1 0 0 1
5 0 1 0 1 0
6 0 1 1 0 0
7 0 1 1 1 0
8 1 0 0 0 1
9 1 0 0 1 0
A)

B)
C)

D)
E)

F)
G)

H)
I)

J)
Conclusiones
El mapa de Karnaugh es un instrumento bastante eficaz en el momento de que poseemos una
expresión lógica y deseamos simplificarla. Ha quedado demostrado en el desarrollo de nuestra
práctica la efectividad del procedimiento se comprobó que en las dos expresiones (expresión
dada y la expresión obtenida por medio del mapa de Karnaugh) se obtienen los mismos
resultados pues como sabemos la finalidad de dichos mapas es simplificar la ecuaciónsin alterar
los resultados, es decir “Z”

Y en cuanto a la suma binaria debido a que es análoga a la de los números decimales; la

diferencia radica en que en los números binarios se genera un acarreo (carry) una vez que la
suma excede de uno a medida que en decimal se genera un acarreo una vez que la suma
excede de nueve (9). Hay ciertas normas que rigen la suma binaria y se pudo apreciar en los
leds que sigue la secuencia que estaban marcadas en las tablas de verda