Universidad Mayor de San Simón
Practica #3
Compuertas lógicas
LABORATORIO DE CIRCUITOS DIGITALES I
Integrantes: Álvarez Torrez Jhordy
Olmos Pol Marco Adrian
Grupo: 5
Docente: Jose Gabriel Urrutia Zelada
Fecha: 2 de julio de 2020
MARCO TEORICO
Los circuitos digitales se fabrican en una variedad de familias lógicas o tecnologías, entre
las más populares están los TTL (transistor-transistor logic) y CMOS (Complementary
MOS). La tecnología de fabricación se determina por el tipo de componentes
encapsulados dentro del circuito integrado; por ejemplo, un circuito TTL tiene como
componentes elementales transistorede BJT, mientras que los de tecnología CMOS
transistores MOS. En forma general se puede decir que existen ciertas diferencias
eléctricas entre tecnologías. Es decir que los rangos de voltaje reconocidos como niveles
lógicos ALTO o BAJO para cada caso son ligeramente diferentes. La figura 3.1 muestra
los rangos de voltaje para los niveles lógicos de los circuitos integrados digitales
pertenecientes a las familias TTL y CMOS. Hay que notar que solo en las compuertas
CMOS se la serie 4000 se puede emplear voltajes mayores a 5V.
Compuertas Lógicas en CI
En el comercio local se venden CIs CMOS y TTL indistintamente. Es recomendable que
utilice CIs que pertenecen a una misma tecnología o familia lógica, debido a que algunos
CIs CMOS no son compatibles eléctricamente con los TTL y viceversa. Es decir que los
voltajes de salida de un CI no son reconocidos como voltajes válidos por las entradas de
otro CI, o bien la corriente que proporcionan es insuficiente. Por ejemplo las siglas 74L,
74S, 74LS, 74AS, 74ALS y 74F son subfamilias TTL; las siglas 74C, 74HC, 74HCT,
74AC, y 74ACT son CMOS, de las cuales las salidas de las subfamilias HCT y ACT son
compatibles con la mayoría de subfamilias lógicas TTL.
La figura 3.2 presenta la disposición de terminales para las compuertas lógicas en CI
Compuertas Lógicas Universales
Las compuertas lógicas llamadas universales son las NAND y NOR, debido a que éstas
pueden, en ciertas configuraciones, sustituir cualquier compuerta básica (AND, OR y
NOT). Por ejemplo, en la figura 3.3 se presenta una compuerta lógica OR y su equivalente
configurado con compuertas NAND.
La Curva de Transferencia
Este grafico es útil para la deducción de datos de característicos de los circuitos
integrados digitales, como ser nivel de voltaje de entrada VE, niveles de voltaje de salida
VS e indeterminados. Existen dos procedimientos básicos para la obtención de esta
gráfica, el estático y dinámico. En la práctica se empleará el método estático.
CIs con salidas de Colector Abierto (Open-Collector) Los circuitos de colector abierto
tienen múltiples aplicaciones, entre ellas la capacidad de realizar conexiones AND
alambrada y el manejo de fuentes de excitación mayores a VCC, como se muestra en la
figura 3.6.
Ejercicio 3.1. Compuertas Lógicas
a) Empleando la Punta de Prueba Lógica, verifique la tabla de verdad de las compuertas
lógicas: NAND, utilice el CI 7400; NOT, utilice el CI 7404; AND, utilice el 7408; y OR, utilice
el CI 7432. Utilice como los circuitos mostrados en la figura 3.7, y registre los resultados en
la tabla 3.3.
Compuerta NAND
Compuerta AND
Compuerta OR
Compuerta NOT
b) Verifique la tabla de verdad de las compuertas lógicas: NAND, utilice el CI 7400; AND,
utilice el 7408; y OR, utilice el CI 7432, manteniendo una de sus entradas sueltas
(flotante, sin conexión a VCC o GND). Emplee como el circuito mostrado en la figura 3.8.
Registre los resultados en la tabla 3.3.
NAND
AND
OR
NOT
A B X
NAND AND OR NOT
0 0 1 0 0 1
0 1 1 0 1
1 0 1 0 1 0
1 1 0 1 1
FLOTANTE 0 1 0 ¿? ¿?
FLOTANTE 1 ? ¿? 1
FLOTANTE FLOTANTE ¿? ¿? ¿?
Ejercicio 3.2. Curva de Transferencia Tecnología TTL (método estático)
Armar el circuito mostrado en la figura 3.9. NOTA: emplee la primera compuerta lógica NAND
del CI 74LS00 (entradas pin #1 y #2, salida pin #3). Varíe el valor del potenciómetro (voltaje de
entrada VE) cada 0.2V, y registre los valores de VS obtenidos en la tabla 3.4 (columna TTL).
Luego grafique los valores obtenidos en la figura 3.10.
Ejercicio 3.3. Curva de Transferencia Tecnología CMOS (método estático)
Reemplace la compuerta empleada en el ejercicio 3.2 y por una NAND CMOS CD4011B que le
facilitara el docente, y obtenga la curva de transferencia para esta nueva compuerta. Utilice la
tabla 3.4 (columna CMOS) y figura 3.11.
N° VE [V] VS [V]
74HC00 4011B
(TTL) (CMOS)
1 0.2 5.0 4.96
2 0.4 5.0 4.96
3 0.6 5.0 4.96
4 0.8 5.0 4.96
5 1.0 5.0 4.96
6 1.2 5.0 4.96
7 1.4 5.0 4.96
8 1.6 5.0 4.96
9 1.8 5.0 4.96
10 2.0 5.0 4.96
11 2.2 2.5 2.48
12 2.4 2.5 2.48
13 2.6 2.5 2.48
14 2.8 2.5 2.48
15 3.0 2.5 2.48
16 3.2 2.5 2.48
17 3.4 2.5 2.48
18 3.6 0 0
19 3.8 0 0
20 4.0 0 0
21 4.2 0 0
22 4.4 0 0
23 4.6 0 0
24 4.8 0 0
25 5.0 0 0
4011B (CMOS)
6
4
VS [V]
0
0 1 2 3 4 5 6
VE [V]
74HC00 (TTL)
6
4
VS [V]
0
0 1 2 3 4 5 6
VE [V]
CUESTIONARIO
3.1. ¿Cómo se comportan los CIs CMOS con entradas flotantes?
3.2. ¿Cómo se clasifican los CIs digitales según la complejidad de su circuitería
interna?
Existen dos clasificaciones fundamentales de circuitos integrados (CIs): los análogos y los
digitales; los de operación fija y los programables
SSI (pequeña escala): menor de 10 puertas.
MSI (media escala): entre 10 y 100 puertas.
LSI (alta escala): entre 100 y 10.000 puertas.
VLSI (muy alta escala): a partir de 10.000 puertas.
3.3. Explique la simbología de la IEEE/ANSI para todas las compuertas lógicas que
conoce.
3.4. ¿Cuál la utilidad de las compuertas universales?
Estas compuertas nos permiten elaborar las operaciones lógicas básicas como son
inversor, suma y producto lógico, usando únicamente circuitos con compuertas NAND Y
NOR.
3.5. Configure una compuerta lógica OR de tres entradas utilizando solo
compuertas NAND de Dos entradas.
CONCLUSIONES
Las gráficas de las compuertas NAND son bastantes similares con una pequeña variación en el
voltaje Vs.
Las compuertas NAND y AND cuando tienen una entrada de 0 lógico y una flotante la salida se
comporta como si tuviera un 0 lógico en la entrada flotante, pero cuando tiene como entrada 1
lógico y la otra flotante no se puede determinar en qué estado lógico esta la salida.
En la compuerta OR sucede lo contrario que en las compuertas NAND y AND, es decir, si tiene un 0
lógico en una entrada y la otra flotante la salida no se puede saber en qué estado lógico se
encuentra.
En la compuerta NOT cuando tiene una entrada flotante no se puede determinar el estado lógico
de la salida.
