SISTEMAS DIGITALES 2, PRÁCTICA NÚMERO 3, DOMINGO 26 DE NOVIEMBRE DEL 2017
SIMULACIONES DE BIESTABLES
Robles Aguirre Jonathan
Universidad Autónoma del Estado de Morelos, Facultad de Ciencias Químicas e Ingeniería
Av. Universidad 1001, Col. Chamilpa Cuernavaca, Morelos.
Resumen:
La práctica consistió en aprender a familiarizarse con la programación de codificadores, comparadores, memorias, instanciamiento,
multiplexores y programas que implican operaciones aritméticas utilizando el código VHDL.
Palabras claves------ Comparador, concurrencia, decodificador, instanciamiento, multiplexor.
del proceso de síntesis se debe obtener un circuito que
funcionalmente se comporte igual que la descripción que de él
I. INTRODUCCIÓN se ha hecho.
El presente trabajo hace referencia a la unidad 1 de lenguajes
descriptores de circuitos en donde se explica básicamente B. Análisis de datos
mediante tutoriales de cómo se puede empezar a programar EJEMPLOS DEL USO DE INSTRUCCIONES
en el software Quartus Prime así como también se incluye la BÁSICAS DEL LENGUAJE VHDL.
unidad 2 de biestables, que se puede definir como un Los circuitos de elementos biestables dentro de sus
dispositivo capaz de permanecer en uno de los dos estados parámetros permitidos funcionaron de acuerdo a lo previsto,
posibles durante un tiempo definido en ausencia de puesto que cada uno de los programas compiló
perturbaciones. Esta característica es ampliamente utilizada adecuadamente y se le hizo las pruebas necesarias para
en electrónica digital para retener información. El paso de un corroborar que el resultado de dicho programa fuera el
estado a otro se realiza variando sus entradas. correcto.
Para la realización de la práctica se llevaron a cabo los Usando el editor de textos a continuación veamos un ejemplo
programas de concurrencia vs procesos, programación de código VHDL de un buffer de 3 estados.
estructural, programas básicos en VHDL y la parte de
operadores que son sentencias con uso de operadores
aritméticos, relacionales y de concatenación. Se programaron
y se simularon cada uno de los programas antes mencionados.
En la figura 1 se puede observar el diagrama de un elemento
biestable.
Los programas que a continuación se presentan sirven para
complementar y familiarizarse con el software Qaurtus
Prime.
Fig.1. Símbolo Esquemático para un elemento biestable.
II. METODOLOGÍA
A. Diseño experimental/muestreo
La síntesis de un circuito, a partir de una descripción VHDL,
Fig.2. Código de un Buffer de 3 estados.
consiste en reducir el nivel de abstracción de la descripción
del circuito hasta convertirlo en una definición puramente
estructural, cuyos componentes son elementos de una
determinada biblioteca. Esta biblioteca dependerá del circuito
que se quiera realizar, la herramienta de síntesis, etc. Al final
1
SISTEMAS DIGITALES 2, PRÁCTICA NÚMERO 3, DOMINGO 26 DE NOVIEMBRE DEL 2017
Fig.6. Tabla de verdad para un multiplexor con sentencia IF-
ELSE.
Fig.3. Diagrama esquemático y tabla de verdad de un Buffer
de 3 estados.
Fig.7. Simulación de la tabla de verdad de un multiplexor con
sentencia IF-ELSE.
Fig.4. Simulación de la tabla de verdad del Buffer de 3
estados. El siguiente programa es un multiplexor de 4 a 1 con
sentencia CASE.
En la figura 4 se puede observar que se comprueba la tabla de
verdad que le corresponde al Buffer de 3 estados, se tiene que
para cuando la entrada es ´X´ y op es ´0´ la salida será ´Z´.
Tenemos ahora el código de un multiplexor con
sentencia IF – ELSE.
Fig.5. Código de un multiplexor con sentencia IF-ELSE. Fig.8. Código de un multiplexor 4 a 1 con sentencia CASE.
2
SISTEMAS DIGITALES 2, PRÁCTICA NÚMERO 3, DOMINGO 26 DE NOVIEMBRE DEL 2017
Fig.9. Tabla de verdad para Multiplexor 4 a 1.
Fig.12. Simulación de un Multiplexor con sentencia Whe-
Else.
Se tiene ahora un multiplexor con sentencia Whit –
Select – When.
Fig.10. Simulación para un Multiplexor 4 a 1 con sentencia
CASE.
Se tiene ahora un multiplexor con sentencia When –
Else.
Fig.13. Código de un multiplexor con sentencia Whit-Select-
When.
Para este circuito se dieron los siguientes valores como se
muestra en la figura 13 quedando el resultado como se
muestra.
Fig.11. Código de un multiplexor con sentencia When-Else.
Para el programa del multiplexor con sentencia When-Else se
usó la tabla de verdad mostrada en la figura 6 quedando como
se muestra la simulación en la figura 12.
Fig.13. Simulación de un Multiplexor con sentencia Whit-
Select-When.
3
SISTEMAS DIGITALES 2, PRÁCTICA NÚMERO 3, DOMINGO 26 DE NOVIEMBRE DEL 2017
Otro caso de sentencia con multiplexor es 4 a 1 de
buses.
Fig.17. Simulación de decodificador de 2 entradas a 4 salidas.
El siguiente ejercicio es un decodificador de 7
Fig.14. Código de multiplexor 4 a 1 de buses. segmentos.
Fig.15. Simulación de multiplexor 4 a 1 de buses.
A continuación se tiene un decodificador de 2
entradas a 4 salidas.
Fig.18. Código de un decodificador de 7 segmentos.
Fig.16. Código de decodificador de 2 entradas a 4 salidas. Fig.19. Simulación de decodificador de 7 segmentos.
4
SISTEMAS DIGITALES 2, PRÁCTICA NÚMERO 3, DOMINGO 26 DE NOVIEMBRE DEL 2017
Veremos ahora un Sumador Completo de 1 bit. corroborar los resultados de acuerdo a la tabla de verdad.
Se tiene ahora un sumador con números sin signo.
Fig.23. Código de sumador con números sin signo.
Fig.20. Código de un sumador completo de 1 bit.
Fig.24 Tabla de verdad para el sumador con números sin
signo.
Fig.21. Tabla de verdad de un sumador completo de 1 bit con
su respectivo diagrama esquemático. Fig.25. Simulación de sumador con números sin signo.
Otro ejemplo es la suma con números enteros como
se muestra a continuación.
Fig.22. Simulación de un sumador completo de 1 bit para Fig.26. Código de un sumador con números enteros.
5
SISTEMAS DIGITALES 2, PRÁCTICA NÚMERO 3, DOMINGO 26 DE NOVIEMBRE DEL 2017
EJERCICIOS DE COMO SE PUEDE
PROGRAMAR UN SISTEMA PERO SIENDO
SUBDIVIDIDO EN BLOQUES FUNCIONALES.
Un sistema digital se compone frecuentemente de varios
subsistemas más pequeños. Esto implica que para construir un
sistema grande se requiere la realización de componentes más
simples o prediseñados. VHDL proporciona un mecanismo,
conocido como instanciación de componentes, para realizar
esta tarea. Este tipo de código se denomina descripción
estructural.
El siguiente programa muestra la estructura básica de
un comparador de 1 bit.
Fig.27. Simulación de sumador con números enteros.
A continuación se tiene un sumador – restador de 4
bits con selector.
Fig.30. Código de un comparador de 1 bit con su respectivo
diagrama esquemático y su tabla de verdad.
Fig.28. Código de un sumador-restador de 4 bits con selector.
Fig.29. Simulación de un sumador-restador de 4 bits con Fig.31. Simulación de un comparador de 1 bit, se observa que
selector. de acuerdo a la tabla de verdad las condiciones se cumplen.
6
SISTEMAS DIGITALES 2, PRÁCTICA NÚMERO 3, DOMINGO 26 DE NOVIEMBRE DEL 2017
El desarrollo de un comparador de 2 bits SIN Fig.34. Se cumplen los valores de la tabla de verdad del
UTILIZAR INSTANCIAMIENTO, implica realizar comparador de 2 bits.
las operaciones lógicas necesarias para obtener el Otro ejemplo de programación estructural es un
resultado de la ecuación que se ha de describir comparador de 2 bits con instanciamiento como se
mediante la programación, quedando de la siguiente muestra a continuación.
manera:
Fig.32. Código de un comparador de 2 bits sin Fig. 35. Código de un comparador de 2 bits con
instanciamiento. instanciamiento.
Fig.33. Tabla de verdad de un comparador de 2 bits sin Fig.36. Diagrama esquemático de un comparador de 2 bits con
instanciamiento. instanciamiento.
7
SISTEMAS DIGITALES 2, PRÁCTICA NÚMERO 3, DOMINGO 26 DE NOVIEMBRE DEL 2017
Fig.36. Simulación de un comparador de 2 bits con Fig. 39. Simulación de un comparador de 2 bits con
instanciamiento. instanciemiento.
Se tiene también un comparador de 2 bits con EJERCICIOS DE CONCURRENCIA VS
instanciamiento PROCESOS.
Se tiene un codificador de prioridad.
Fig.37. Código de un comparador de 2 bits con Fig.40. Código de un codificador de prioridad.
instanciamiento.
Fig.41. Simulación de un codificador de prioridad.
En primer lugar, el código comprueba la r(4) al solicitar y
asignar “100” para pcode si es reclamada. Sigue a comprobar
la r(3) solicitar si r(4) no se ha afirmado y repite el proceso
hasta que todas las solicitudes son examinadas.
Fig.38. Diagrama esquemático de un comparador de 2 bits con
instanciamiento. El segundo ejemplo es un decodificador
binario. Una n-A-2n decodificador binario
afirma 2n bits de salida de acuerdo a la
combinación de entrada. El circuito también
tiene una señal de control que habilita la
función de descodificación cuando es
afirmado. El código enumera exhaustivamente
todas las combinaciones posibles de la señal R
y la corre más de un valor.
8
SISTEMAS DIGITALES 2, PRÁCTICA NÚMERO 3, DOMINGO 26 DE NOVIEMBRE DEL 2017
RESULTADOS
III. DISCUSIÓN
Los ejercicios fueron realizados tomando los ejemplos dados
por el profesor. Se implementaron los Flip-Flop JK, los Flip-
Flop T y los Flip-Flop SR así como también se llevó a cabo la
simulación de cada uno de los ejercicios que se incluyen en
esta práctica.
IV. CONCLUSIONES
Al finalizar esta práctica se comprendió mejor la importancia
que tienen los Flip-Flop JK, T, D, y SR. Se comprendió
también la diferencia entre un latch, un Flip-Flop y un
registro tanto como cuál es su funcionamiento y para qué nos
sirve cada uno de ellos.
Fig.42. Código de un decodificador binario V. RECOMENDACIONES
Como recomendaciones observar primero el datasheet de
cada uno de los elementos a utilizar para poder entender
mejor su funcionamiento y saber qué procedimiento se va a
realizar mediante los datos de entrada como también de salida
y cada detalle del circuito donde se podría ver si hay
posibilidades de fallas ya que el circuito programado contiene
diferentes estructuras de programación para que se pueda
visualizar el resultado correcto.
REFERENCIAS
[1] https://es.wikipedia.org/wiki/Biestable
[2] http://www.inti.gob.ar/microynanoelectronica/pdf/UAL_8bits.pdf
[3] http://logica-digital.blogspot.mx/2007/11/el-flip-flop-j-k-
contadores.html
[4] http://deeea.urv.cat/public/PROPOSTES/pub/pdf/170pub.pdf
Fig.43. Tabla de verdad de un decodificador binario.
APÉNDICE
Fig.44. Simulación de un decodificador binario, se observa
que de acuerdo a la tabla de verdad los valores se cumplen.
9
SISTEMAS DIGITALES 2, PRÁCTICA NÚMERO 3, DOMINGO 26 DE NOVIEMBRE DEL 2017
Fig.23. Simulador en donde se llevan acabo las pruebas de
cada uno de los programas.
Fig.24. Pantalla en donde se introducen los datos de entrada y
salida de cada programa.
Fig.25. Pantalla con datos introducidos de un FF SR.
10
