Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

CIRCUITOS SECUENCIALES:
ANALISIS Y DISEÑO CON
REGISTROS

• Análisis de registros de almacenamiento de datos

• Análisis de registros de desplazamiento
• Circuitos de aplicación con registros

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 1

Clasificación de los registros

• Registros de almacenamiento
– Por Flanco
– Por latch
• Registros de desplazamiento
– Entrada serie/Salida serie
– Entrada paralelo/Salida paralelo
– Entrada paralelo/Salida serie
– Entrada serie/Salida paralelo

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 2

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 1

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Registro de almacenamiento con

biestables
Salidas de datos
Entradas de datos

QA QB QC QD

VCC
A B C D

R1
PR PR PR PR 10 k
D Q D Q D Q D Q
CLK
CLK CLK CLK CLK
Q Q Q Q
CL CL CL CL
7474 7474 7474 7474
+ C1
S 1 µF

Clear

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 3

Diagrama de conexión de un latch 7475

ENABLE
1Q
16
2Q
15
2Q 1C-2C GND 3Q
14 13 12 11
3Q
10
4Q
9
Entradas Salidas
D C Q Q
Q D D Q Q D D Q L H L H
G G G G
H H H L
Q Q Q Q

X L Q0 Q0
1 2 3 4 5 6 7 8
1Q 1D 2D ENABLE Vcc 3D 4D 4Q
3C-4C

SN5475 (J, W) SN7475 (J, N)

SN54L75 (J) SN74L75 (J, N)
SN54LS75 (J, W) SN74LS75 (J, N)

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 4

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 2

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Diagrama interno de un latch 7475

Data D Q
3

4 5 Q

A otro 1
latch 2

Enable C

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 5

Circuito de un “turnomatic”
DECENAS UNIDADES

a b c d e f g IC6 a b c d e f g IC5
7448 7448

1 2 4 8 BI/RB0 RBI LT "1" 1 2 4 8 BI/RB0 RBI LT "1"

Q1 Q1 Q2 Q2 Q3 Q3 Q4 Q4 IC4 Q1 Q1 Q2 Q2 Q3 Q3 Q4 Q4 IC3
7475 7475
VCC

D1 D2 D3 D4 C12 C34 D1 D2 D3 D4 C12 C34 R4

10 k

S2

VCC

QA QB QC QD IC2 QA QB QC QD IC1 R2
7490 7490 10 k
IC7A

A B R0(1) R0(2) R9(1) R9(2) A B R0(1) R0(2) R9(1) R9(2)

S1
7400
VCC
IC7B
C1
1 µF
7400
R3
+
R1 10 k
10 k
VCC

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 6

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 3

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Registro de desplazamiento
E.Serie/S.Serie y E.Serie/S.Paralelo

QA QB QC QD

VCC
VCC

(Datos) IC1A IC1B IC2A IC2B

S2 R1
PR PR PR PR
J Q J Q J Q J Q
IC3A CLK CLK CLK CLK

K Q K Q K Q K Q
CL CL CL CL
7404 7476 7476 7476 7476
(Clear)
S1 + C1

CLK
(Sincronismo)

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 7

Registro E.Serie/S.Serie 7491

SRG8

(9)
CLK C1

SRG8
B (11) & 1D (9)
CLK C1
A (12)

(11) & (13)

B QH
(12) 1D
A (14)
(b) QH

(13)
QH
(14)
QH
(a)

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 8

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 4

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Movimiento de la información en un registro

entrada serie/salida serie
Estado del registro en el instante inicial
QA QB QC QD

Entrada 1 0 0 0 0 0 Salida

Estado del registro después del primer flanco de bajada

QA QB QC QD

Entrada 0 1 0 0 0 0 Salida

Estado del registro después del segundo flanco de bajada

QA QB QC QD

Entrada 1 0 1 0 0 0 Salida

Estado del registro después del tercer flanco de bajada

QA QB QC QD

Entrada 0 1 0 1 0 0 Salida

Estado del registro después del cuarto flanco de bajada

QA QB QC QD

Entrada 1 0 1 0 1 0 Salida

En este instante, en la salida está el primer dato que

entró, con tres flancos de bajada más; en la salida se
obtienen los tres datos restantes.
Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 9

Registro E.Serie/S.Serie 7491

(12)
A
(13)
S Q S Q S Q S Q S Q S Q S Q S Q QH
(11)
B
CK CK CK CK CK CK CK CK
(14)
R Q R Q R Q R Q R Q R Q R Q R Q QH

(9)
Clock

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 10

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 5

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Símbolo del 7494

SRG4
(6)
PE1 G1
(15)
PE2 G2
(10)
CLR R
(8)
CLK C3/

(7)
SER 3D
(1)
P1A 1S
(16)
P2A 2S
(2)
P1B 1S
(14)
P2B 2S
(3)
P1C

(13)
P2C
(4)
P1D
(9) QD
(11)
P2D

7494 ANSI-IEEE/91-1984

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 11

Registro E.Paralelo/S.Serie 7494

PRESETS

P1A P2A P1B P2B P1C P2C P1D P2D

(1) (16) (2) (14) (3) (13) (4) (11)
PRESET (15)
PE2
ENABLE (6)
INPUTS PE1

1 2 1 2 1 2 1 2

A B C D
(9)
S PRESET QA S PRESET QB S PRESET QC S PRESET QD OUTPUT

CK CK CK CK
SERIAL (7)
INPUT R CLEAR QA R CLEAR QB R CLEAR QC R CLEAR

(8)
CLOCK

(10)
CLEAR

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 12

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 6

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Tabla de funcionamiento del 7494

ENTRADAS DE PREST PRESET ENTRADAS SALIDAS SALIDA

PRESET INTERNO A INTERNO INTERNAS

PE1 P1A PE2 P2A A B C D CLEAR CLK SERIE QA QB QC QD

L X L X H (Inactiva) H H H H H X X L L L L

L X X L H (Inactiva) L L L L L X X H H H H

X L L X H (Inactiva) H H H H H L X QA0 QB0 QC0 QD0

X L X L H (Inactiva) H L H L L L X H QA0 H QD0

H H X X L (Activa) H H H H L 8 H H QAn Qbn QCn

X X H X L (Activa) H H H H L 8 L L QAn QBn QCn

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 13

Registro E.Serie/S.Serie
E.Paralelo/S.Serie 74166

A B C D E F G H
15 2 3 4 5 10 11 12 14
SH/LD
1
SER

1D 1D 1D 1D 1D 1D 1D 1D
C1 C1 C1 C1 C1 C1 C1 C1
R R R R R R R R
6
CLK INH
7 13
CLK
QH
9
CLR

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 14

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 7

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Tabla de funcionamiento del 74166

ENTRADAS SALIDAS SALIDA

INTERNAS

QH
CLEAR SHIFT/ CLOCK CLOCK SERIAL PARALE QA QB
LOAD _______ LO
INHIBIT A..........H

L X X X X X L L L
H X L L X X QA0 QB0 QH0
H L L 8 X a......h a b h
H H L 8 H X H QAn QGn
H H L 8 L X L QAn QGn
H X H 8 X X QA0 QB0 QH0
H = nivel alto; L= nivel bajo ; 8 = flanco de subida ; a......h = el nivel de las entras A......H respectivamente
QA0, QB0......QH0. = Estado de QA, QB......QH respectivamente después de un flanco de subida de la señal de reloj
QAn, QBn .....QHn = Nivel de QA, QB.......Qh respectivamente antes de un flanco de subida de la señal de reloj.

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 15

Registro E.Serie/S.Serie
E.Paralelo/S.Serie 74166
CLOCK
CLOCK INHIBIT
CLEAR
SERIAL INPUT
SHIFT/LOAD
A H
B L
C H
PARALLEL D
L
INPUTS
E H
F L
G H
H H
OUTPUT QH H H L H L H L H

SERIAL SHIFT INHIBIT SERIAL SHIFT

CLEAR LOAD

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 16

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 8

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Tabla de funcionamiento del 74166

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 17

Símbolo del registro 74166

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 18

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 9

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Registro Entradas Serie/Salida Paralelo 74164

9
CLR

8
CLK

1 R R R R R R R R
A
2
1R 1R 1R 1R 1R 1R 1R 1R
B
C1 C1 C1 C1 C1 C1 C1 C1

1S 1S 1S 1S 1S 1S 1S 1S

3 4 5 6 10 11 12 13

QA QB QC QD QE QF QG QH

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 19

Tabla de funcionamiento del 74164

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 20

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 10

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Símbolo lógico del 74164

(1)
SRG8
A
(2)
B

(9)
CLR
(8)
CLK C

(3) (4) (5) (6) (10) (11) (12) (13)

QA QB QC QD QE QF QG QH

ANSI/IEEE 91-1984 ANSI/IEEE 91-1973

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 21

Cronograma de funcionamiento del 74164

CLR
A

B
CLK
QA
QB
QC
QD
QE
QF
QG
QH

Clear Clear
Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 22

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 11

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Registro Universal 7495

DATA INPUTS

A B C D
(2) (3) (4) (5)
MODE (6)
CONTROL
SERIAL (1)
INPUT
1 2 1 2 1 2 1 2

CLOCK 1 (9)
RIGHT-SHIFT

R R R R
CLOCK 2 (8)
LEFT-SHIFT CK CK CK CK

S QA S QB S QC S QD

(13) (12) (11) (10)

QA QB QC QD
OUTPUTS

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 23

Desplazamiento serie izquierda

con el 7495

Entrada
A B C D serie
"1" (6) (2) (3) (4) (5)
MODE CONTROL
(1)
SERIAL INPUT
1 2 1 2 1 2 1 2

CLOCK 1
RIGHT-SHIFT
CLK (9)

(8) R R R R
CLOCK 2
LEFT-SHIFT CK CK CK CK

S QA S QB S QC S QD

(13) (12) (11) (10)

Salida QA QB QC QD
serie

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 24

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 12

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Diagrama lógico del 74194

Entradas paralelo

A D
(10) (3) (6)
S1

(9)
S0

(2) (7)
SR SER SL SER

Esto
representa
dos canales
idénticos a los
representados
1S 1S

C1 C1

1R 1R

R R
(11)
CLK

(1)
CLR
(15) (12)

QA QD

Salidas paralelo

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 25

Tabla de funcionamiento del 74194

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 26

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 13

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Símbolo del registro universal 74194

SRG4
(1)
CLR R
(9)
S0 0 0
M
(10) 3
S1 1
(11)
CLK C4 A B C D
1 /2
(3) (4) (5) (6)

(2)
SR SER 1, 4D (1) SRG4
(15)
QA CLR
(9)
A (3) S0
3, 4D
(10)
S1
(4) (2)
B 3, 4D (14)
QB R SER
(7)
L SER
(11)
CLK C
(5) (13)
C 3, 4D QC
(15) (14) (13) (12)

(6) 3, 4D QA QB QC QD
D
(12)
QD
(7)
SL SER 2, 4D

ANSI/IEEE 91-1973
ANSI/IEEE 91-1984

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 27

Cronograma de funcionamiento del 74194

CLK

S0

S1

CLR

A H
B L

C H
D L

QA

QB

QC

QD
Desplazamiento Desplazamiento Inhibición
a la derecha a la izquierda

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 28

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 14

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Contador en anillo de 5 bits

+ Vcc = 5 V
QA QB QC QD QE

R1 10 k

IC1A IC1B IC2A IC2B IC3A

D PR Q D PR Q D PR Q D PR Q D PR Q

CLK CLK CLK CLK CLK

Q Q Q Q Q
CL CL CL CL CL
7474 7474 7474 7474 7474

CLK

Inicialización
R2 10 k

+ Vcc = 5 V
Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 29

Contador Johnson de 5 bits

+ Vcc = 5 V
QA QB QC QD QE

R1 10 k

IC1A IC1B IC2A IC2B IC3A

D PR Q D PR Q D PR Q D PR Q D PR Q

CLK CLK CLK CLK CLK

Q Q Q Q Q
CL CL CL CL CL
7474 7474 7474 7474 7474

CLK

Inicialización
R2 10 k

+ Vcc = 5 V

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 30

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 15

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Diagrama de bloques de un contador realizado

con registros de desplazamiento

CIRCUITO
COMBINACIONAL

Entrada de
desplazamiento
Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 31

Diagrama de estados de un contador realizado

con registros

X=1 X=1 X=1

I8 I4 I10
X=1

I0 I13

X=1
X=1 X=1
I1 I3 I6
X=1

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 32

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 16

Capítulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros

Tabla de estados del contador

Estado Presente Estado Futuro Entrada

Serie
Decimal QA(t) QB(t) QC(t) QD(t) Decimal QA(t+1) QB(t+1) QC(t+1) QD(t+1)

0 0 0 0 0 8 1 0 0 0 1
8 1 0 0 0 4 0 1 0 0 0
4 0 1 0 0 10 1 0 1 0 1
10 1 0 1 0 13 1 1 0 1 1
13 1 1 0 1 6 0 1 1 0 0
6 0 1 1 0 3 0 0 1 1 0
3 0 0 1 1 1 0 0 0 1 0
1 0 0 0 1 0 0 0 0 0 0

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 33

Circuito contador con registro de

desplazamiento
VCC = +5 V

Salidas del
contador
R1
1k IC1

SRG4
R
VCC = +5 V 0
1 } M 0
3
C4
C1+ 1 /2
1 kF
QA IC2A
1,4D
3,4D
QB IC4A
3,4D 7408
QC
3,4D
IC3A
3,4D QD 7432
2,4D
CLK 7427
74194

Capitulo 7: Circuitos Secuenciales:Análisis y Diseño con Registros 34

Lógica Digital y Microprogramable. Autor: Fernando Remiro Domínguez 17