Arquitectura de Computadores
Diagramas básicos de computadoras
Docente: Lic. José E. Durán
Universidad Argentina de la Empresa
Objetivo de la presentación:
• Comprender el proceso evolutivo del desarrollo tecnológico partiendo de la máquina de Harvard y la máquina de von Newman
• Explicar el método para representar computadoras utilizado en la materia
• Introducir el concepto de diagrama en bloque “Block Diagram”
• Asociar los diagramas en bloques con circuitos electrónicos “Schematics” externos al Circuito Integrado
• Asociar los diagramas en bloques con estructuras internas del Circuito Integrado
• Dimensionar la complejidad de las estructuras de los circuitos integrados de última generación SOC “System on Chip”
Versión 03 35 diapositivas.
Ciudad Autónoma de Buenos Aires, República Argentina. 2015
01/07/2015 Archivo:AC-T002-03 1
Arquitectura de Computadores
Representación de la máquina de Harvard - Mark 1
MARK - 1
H. AIKEN
Universidad de Harvard, USA
Máquina digital basada en la máquina
analítica de Babbage Siglo XIX.
Tecnología de relevadores y
dispositivos electromecánicos
Memoria de programa separada de la
memoria de datos
El concepto de memoria separada fue
retomado en dispositivos integrados
de última generación.
01/07/2015 Archivo:AC-T002-03 2
Arquitectura de Computadores
Representación de la máquina de Harvard - Mark 1
MARK - 1
0123456789
H. AIKEN
0123456789
Universidad de Harvard, USA
Máquina digital basada en la máquina
analítica de Babbage Siglo XIX.
Tecnología de relevadores y
dispositivos electromecánicos
Memoria de programa separada de la
memoria de datos
El concepto de memoria separada fue
retomado en dispositivos integrados
de última generación.
01/07/2015 Archivo:AC-T002-03 3
Arquitectura de Computadores
Representación de la máquina de Harvard - Mark 1
MARK - 1
H. AIKEN
Universidad de Harvard, USA
Máquina digital basada en la máquina
analítica de Babbage Siglo XIX.
Tecnología de relevadores y
dispositivos electromecánicos
Memoria de programa separada de la
memoria de datos
El concepto de memoria separada fue
retomado en dispositivos integrados
de última generación.
01/07/2015 Archivo:AC-T002-03 4
Arquitectura de Computadores
Representación de la máquina de Harvard - Mark 1
MARK - 1
H. AIKEN
Universidad de Harvard, USA
Máquina digital basada en la máquina
analítica de Babbage Siglo XIX.
Tecnología de relevadores y
dispositivos electromecánicos
Memoria de programa separada de la
memoria de datos
El concepto de memoria separada fue
retomado en dispositivos integrados
de última generación.
01/07/2015 Archivo:AC-T002-03 5
Arquitectura de Computadores
Representación de la máquina de Harvard - Mark 1
MARK - 1
H. AIKEN
Universidad de Harvard, USA
Chip VLSI
Máquina digital basada en la máquina
analítica de Babbage Siglo XIX.
Tecnología de relevadores y
dispositivos electromecánicos
Memoria de programa separada de la
memoria de datos
El concepto de memoria separada fue
retomado en dispositivos integrados
de última generación.
01/07/2015 Archivo:AC-T002-03 6
Arquitectura de Computadores
Representación de la máquina de von Newman
IAS
Institute for Advanced Studies
Universidad de Princeton, USA
Máquina digital binaria.
Tecnología de válvulas de vacío
Memoria electrostática de tubos de
vacío ( Tubo de Williams )
Primera máquina con el concepto de
programa almacenado en memoria
central
Los bloques elementales coinciden
con las arquitecturas actuales
01/07/2015 Archivo:AC-T002-03 7
Arquitectura de Computadores
Representación de la máquina de von Newman
IAS
0101010101
Institute for Advanced Studies
0101010101
Universidad de Princeton, USA
Máquina digital binaria.
Tecnología de válvulas de vacío
Memoria electrostática de tubos de
vacío ( Tubo de Williams )
Primera máquina con el concepto de
programa almacenado en memoria
central
Los bloques elementales coinciden
con las arquitecturas actuales
Generación 1ra
01/07/2015 Archivo:AC-T002-03 8
Arquitectura de Computadores
Representación de la máquina de von Newman
IAS
Institute for Advanced Studies
Universidad de Princeton, USA
Máquina digital binaria.
Tecnología de válvulas de vacío
Memoria electrostática de tubos de
vacío ( Tubo de Williams )
Primera máquina con el concepto de
programa almacenado en memoria
central
Los bloques elementales coinciden
con las arquitecturas actuales
Generación 1ra
01/07/2015 Archivo:AC-T002-03 9
Arquitectura de Computadores
Representación de la máquina de von Newman
IAS
Institute for Advanced Studies
Universidad de Princeton, USA
Máquina digital binaria.
Tecnología de válvulas de vacío
Memoria electrostática de tubos de
vacío ( Tubo de Williams )
Primera máquina con el concepto de
programa almacenado en memoria
central
Los bloques elementales coinciden
con las arquitecturas actuales
Generación 1ra
01/07/2015 Archivo:AC-T002-03 10
Arquitectura de Computadores
Representación de la máquina de von Newman
IAS
Busqueda
Institute for Advanced Studies
Universidad de Princeton, USA Decodificación
Ejecución
Máquina digital binaria.
Tecnología de válvulas de vacío
Memoria electrostática de tubos de
vacío ( Tubo de Williams )
Primera máquina con el concepto de
programa almacenado en memoria
central
Los bloques elementales coinciden
con las arquitecturas actuales
01/07/2015 Archivo:AC-T002-03 11
Arquitectura de Computadores
Representación de la máquina de von Newman
IAS
Institute for Advanced Studies
Universidad de Princeton, USA
Máquina digital binaria.
Tecnología de válvulas de vacío
Memoria electrostática de tubos de
vacío ( Tubo de Williams )
Primera máquina con el concepto de
programa almacenado en memoria
central
Los bloques elementales coinciden
con las arquitecturas actuales
01/07/2015 Archivo:AC-T002-03 12
Arquitectura de Computadores
Representaciónes en máquinas actuales
Maquinas de tercera
generación a la fecha
Circuitos Integrados
Programables con lenguaje de
máquina
Instruction Set Architecture
Pricipales Microprocesadores básicos
LSI/VLSI Modelo de von Newmann
Intel 4004
En la siguientes generaciones de 1971
6800
computadoras evolucionan adoptando 4 bits
nuevos modelos Paralelismo en el
procesador y máquina de Harvard.
Su arquitectura original hoy se usa en 8088 Z80
modernos controladores
01/07/2015 Archivo:AC-T002-03 13
Arquitectura de Computadores
Representaciónes en máquinas actuales
Maquinas de tercera Algunos ejemplos de evolución
generación a la fecha
8086 6800 Z80
Circuitos Integrados
Programables con lenguaje de
máquina
Instruction Set Architecture
Pricipales Microprocesadores básicos
LSI/VLSI Modelo de von Newmann
En la siguientes generaciones de
computadoras evolucionan adoptando
nuevos modelos Paralelismo en el
procesador y máquina de Harvard.
Core i5 MC68000 eZ80
Su arquitectura original hoy se usa en
Computadores Derivo en Aplicación en
modernos controladores
Personales arquitecturas comunicaciones
RISC Power PC
01/07/2015 Archivo:AC-T002-03 14
Arquitectura de Computadores
Representaciónes en máquinas actuales
Maquinas de tercera Algunos ejemplos de evolución
generación a la fecha 6800 Controlador 68HC11
Circuitos Integrados
Programables con lenguaje de
máquina
Instruction Set Architecture
Pricipales Microprocesadores básicos
LSI/VLSI Modelo de von Newmann
En la siguientes generaciones de
computadoras evolucionan adoptando
nuevos modelos Paralelismo en el
procesador y máquina de Harvard.
Su arquitectura original hoy se usa en
modernos controladores
01/07/2015 Archivo:AC-T002-03 15
Arquitectura de Computadores
Representación de un microprocesador básico
Buses
BUS GENERAL
Conexión colectiva
Fuera del procesador
•BUS DE DATOS
•BUS DE DIRECCIONES
•BUS DE CONTROL
•BUS DE ALIMENTACION
Dentro del procesador
•BUSES INTERNOS
Distintos estándares
•Sincrónicos
•Asincrónicos
Con los procesos de
integración aumentan los
buses internos y disminuyen
los externos
01/07/2015 Archivo:AC-T002-03 16
Arquitectura de Computadores
Representación de un microprocesador básico real
Buses
BUS GENERAL
Conexión colectiva
BUS DE DATOS
BUS DE DIRECCIONES
BUS DE CONTROL
BUS DE ALIMENTACION
CONEXIÓN CON OTROS
CIRCUITOS INTEGRADOS
•SRAM
•ROM / EPROM
•ADAPTADORES DE E/S
•RELOJ
Motorola 6800
•TIMER
01/07/2015 Archivo:AC-T002-03 17
Arquitectura de Computadores
Representación de un microprocesador básico real
Circuito LSI
Estructura Interna
Visión del Software
Registros relacionados con
datos (MBR) 8 bits
Registros de uso general
•Registro A (A)
•Registro B (B)
Registro de condición
•CC
Registros relacionados con
Direcciones (MAR) 16 bits
•Contador de programa (PC)
•Indice (X)
•Apuntador de Pila (SP)
Motorola 6800
01/07/2015 Archivo:AC-T002-03 18
Arquitectura de Computadores
Desarrollo basado en un microprocesador básico real
CPU I/O
RAM ROM
Circuito de microprocesador aplicado a la conversión BCD a 7 segmentos “Schematics”
01/07/2015 Archivo:AC-T002-03 19
Arquitectura de Computadores
Representación de un microprocesador básico real
Circuito VLSI
Estructura Interna
Visión del Software
Registros relacionados con
datos (MBR) 16 bits
Registros de uso general
•Registro A X, BX,CX y DX
Registro de condición
•CC
Z - result is zero
Registros relacionados con S - result is negative (sign bit)
Direcciones (MAR) 20 bits V - result generated an
overflow
•Contador de programa (PC) C - result generated a carry
•Indices (SI) y (DI) A - Auxilary carry (out of bit 3)
P - parity of the result
•Apuntador de Pila (SP) y
apuntador de base (BP)
•Apuntadores a segmentos
Intel 8088 (Arquitectura x86)
de memoria CS,DS,SS y ES
01/07/2015 Archivo:AC-T002-03 20
Arquitectura de Computadores
BUSES JERARQUICOS Representación del computador
Registros del procesador
BUS INTERNO DEL PROCESADOR
Memoria Cache L1
Memoria Cahe L2
BUS DE MAQUINA , HOST BUS
PUENTE DE ALTA VELOCIDAD
Memoria principal
Puertos Rápidos
BUS ESTÁNDAR o PRINCIPAL
Periféricos
Memoria Secundaria o Terciaria
PUENTE DE BAJA VELOCIDAD
BUSES DE otros CANALES
Periféricos , Multi I/O, FDC,
Memoria terciaria
01/07/2015 Archivo:AC-T002-03 21
Arquitectura de Computadores
BUSES JERARQUICOS Representación del computador
Registros del procesador
BUS INTERNO DEL PROCESADOR
Memoria Cache L1
Memoria Cahe L2
BUS DE MAQUINA , HOST BUS
PUENTE DE ALTA VELOCIDAD
Memoria principal
Puertos Rápidos
BUS ESTÁNDAR o PRINCIPAL
Periféricos
Memoria Secundaria o Terciaria
PUENTE DE BAJA VELOCIDAD
BUSES DE otros CANALES
Periféricos , Multi I/O, FDC,
Memoria terciaria
01/07/2015 Archivo:AC-T002-03 22
Arquitectura de Computadores
BUSES JERARQUICOS Representación del computador
Registros del procesador
BUS INTERNO DEL PROCESADOR
Memoria Cache L1
Memoria Cahe L2
BUS DE MAQUINA , HOST BUS
PUENTE DE ALTA VELOCIDAD
Memoria principal
Puertos Rápidos
BUS ESTÁNDAR o PRINCIPAL
Periféricos
Memoria Secundaria o Terciaria
PUENTE DE BAJA VELOCIDAD
BUSES DE otros CANALES
Periféricos , Multi I/O, FDC,
Memoria terciaria
01/07/2015 Archivo:AC-T002-03 23
Arquitectura de Computadores
BUSES JERARQUICOS Representación del computador
Registros del procesador
BUS INTERNO DEL PROCESADOR
Memoria Cache L1
Memoria Cahe L2
BUS DE MAQUINA , HOST BUS
PUENTE DE ALTA VELOCIDAD
Memoria principal
Puertos Rápidos
BUS ESTÁNDAR o PRINCIPAL
Periféricos
Memoria Secundaria o Terciaria
PUENTE DE BAJA VELOCIDAD
BUSES DE otros CANALES
Periféricos , Multi I/O, FDC,
Memoria terciaria
01/07/2015 Archivo:AC-T002-03 24
Arquitectura de Computadores
BUSES JERARQUICOS Representación del computador
Registros del procesador
BUS INTERNO DEL PROCESADOR
Memoria Cache L1
Memoria Cahe L2
BUS DE MAQUINA , HOST BUS
PUENTE DE ALTA VELOCIDAD
Memoria principal
Puertos Rápidos
BUS ESTÁNDAR o PRINCIPAL
Periféricos
Memoria Secundaria o Terciaria
PUENTE DE BAJA VELOCIDAD
BUSES DE otros CANALES
Periféricos , Multi I/O, FDC,
Memoria terciaria
01/07/2015 Archivo:AC-T002-03 25
Arquitectura de Computadores
Jerarquía Representación un computador basado en
MICROPROCESADOR microprocesador multinúcleo GLSI
Registros del procesador
BUS INTERNO DEL NUCLEO
Memoria Cache L1
Memoria Cahe L2
BUS INTERNO DE PROCESADOR
Memoria Cache L3
BUS DE MEMORIA
Memoria primaria
BUS ESTÁNDAR o PRINCIPAL
Periféricos
Memoria secundaria
PUENTE DE BAJA VELOCIDAD
BUSES DE otros CANALES
Memoria terciaria
01/07/2015 Archivo:AC-T002-03 26
Arquitectura de Computadores
Jerarquía Representación un computador basado en
MICROPROCESADOR microprocesador multinúcleo GLSI
Registros del procesador
BUS INTERNO DEL NUCLEO
Memoria Cache L1
Memoria Cahe L2
BUS INTERNO DE PROCESADOR
Memoria Cache L3
BUS DE MEMORIA
Memoria primaria
BUS ESTÁNDAR o PRINCIPAL
Periféricos
Memoria secundaria
PUENTE DE BAJA VELOCIDAD
BUSES DE otros CANALES
Memoria terciaria
01/07/2015 Archivo:AC-T002-03 27
Arquitectura de Computadores
Jerarquía Representación un computador basado en
MICROPROCESADOR microprocesador multinúcleo GLSI
Registros del procesador
BUS INTERNO DEL NUCLEO
Memoria Cache L1
Memoria Cahe L2
BUS INTERNO DE PROCESADOR
Memoria Cache L3
BUS DE MEMORIA
Memoria primaria
BUS ESTÁNDAR o PRINCIPAL
Periféricos
Memoria secundaria
PUENTE DE BAJA VELOCIDAD
BUSES DE otros CANALES
Memoria terciaria
01/07/2015 Archivo:AC-T002-03 28
Arquitectura de Computadores
Jerarquía Representación un computador basado en
MICROPROCESADOR microprocesador multinúcleo GLSI
Registros del procesador
BUS INTERNO DEL NUCLEO
Memoria Cache L1
Memoria Cahe L2
BUS INTERNO DE PROCESADOR
Memoria Cache L3
BUS DE MEMORIA
Memoria primaria
BUS ESTÁNDAR o PRINCIPAL
Periféricos
Memoria secundaria
PUENTE DE BAJA VELOCIDAD
BUSES DE otros CANALES
Memoria terciaria
01/07/2015 Archivo:AC-T002-03 29
Arquitectura de Computadores
Unico Chip Representación de un computador basado en
SISTEMA INTEGRADO tecnología SoC para plataformas móviles ULSI
8 PROCESADORES
INDEPENDIENTES
2 Principales para SO y APPs ULSI
260 106 TR´s
1 Procesador secundario para control
de energía y reproducción de audio y
video
49 mm2
1 Procesador Gráfico
2 procesadores de video
1 Procesador de Imágenes
1 Procesador de Audio
MEMORIA
ENTRADA SALIDA
HDMI, touch-screen, tarjetas memoria,
USB, Wi-Fi, Bluetooth, GPS, Nvidia Tegra 250 T20
Acelerómetros, otros año 2010
01/07/2015 Archivo:AC-T002-03 30
Arquitectura de Computadores
Unico Chip Representación de un computador basado en
SISTEMA INTEGRADO tecnología SoC para plataformas móviles ULSI
8 PROCESADORES
INDEPENDIENTES
2 Principales para SO y APPs ULSI
260 106 TR´s
1 Procesador secundario para control
de energía y reproducción de audio y
video
49 mm2
1 Procesador Gráfico
2 procesadores de video
1 Procesador de Imágenes
1 Procesador de Audio
MEMORIA
ENTRADA SALIDA
HDMI, touch-screen, tarjetas memoria,
USB, Wi-Fi, Bluetooth, GPS, Nvidia Tegra 250 T20
Acelerómetros, otros año 2010
01/07/2015 Archivo:AC-T002-03 31
Arquitectura de Computadores
Único Chip Representación de un computador basado en
SISTEMA INTEGRADO tecnología SoC para plataformas móviles ULSI
8 PROCESADORES
INDEPENDIENTES
2 Principales para SO y APPs ULSI
260 106 TR´s
1 Procesador secundario para control
de energía y reproducción de audio y
video
49 mm2
1 Procesador Gráfico
2 procesadores de video
1 Procesador de Imágenes
1 Procesador de Audio
MEMORIA
ENTRADA SALIDA
HDMI, touch-screen, tarjetas memoria,
USB, Wi-Fi, Bluetooth, GPS, Nvidia Tegra 250 T20
Acelerómetros, otros año 2010
01/07/2015 Archivo:AC-T002-03 32
Arquitectura de Computadores
Representación de un computador multinivel mediante capas estructuradas
CAPAS FISICAS
Materiales tratados
Componentes electrónicos
Estructuras funcionales
• Unidad Aritmético lógica
• Unidad de control
• Memoria
• Entrada Salida
CAPAS ABSTRACTAS
Sistema Operativo
Programación de bajo nivel
Una Instrucción de máquina una instrucción de
lenguaje ensamblador
Programacion de alto nivel
01/07/2015 Archivo:AC-T002-03 33
Arquitectura de Computadores
Representación de un computador multinivel mediante capas estructuradas
CAPAS FISICAS
Materiales tratados
Componentes electrónicos
Estructuras funcionales
• Unidad Aritmético lógica
• Unidad de control
• Memoria
• Entrada Salida
CAPAS ABSTRACTAS
Sistema Operativo
Programación de bajo nivel
Una Instrucción de máquina una instrucción de
lenguaje ensamblador
Programacion de alto nivel
01/07/2015 Archivo:AC-T002-03 34
Arquitectura de Computadores
Bibliografia consultada.
Tanenbaum, Andrew. Structured Computer Organization 6 ed.,Prentice Hall,Inc. Upper Saddle River, New Jersey, 2013.
Motorola series in solid state electronics, Ron Bishop, Basic Microprocessors and the 6800, Hayden Book Company, Inc.
Rochelle Park, New Jersey, 1989.
Motorola Evaluatin Kit II Manual.
Stallings,William, Organización y arquitectura de computadores, 7 ma ed,, Pearsons Educación S.A.,Madrid, 2007.
Presentación electrónica en pdf -Plataformas Móviles de Comunicación y Procesamiento - Arquitectura de las Plataformas
Móviles-Jesús González Peñalver.
[Link] , On line, procesadores core i, agosto de 2011)
[Link] , On Line , agosto 2015
[Link] AMD: White papers “AMD Virtualization - Code Name Pacifica” online, agosto de 2005.
Imágenes, von Newman,Mark-1- Williams tube memory bits array, [Link]. Image Search, online, 2015, National
Geographics Magazine.
01/07/2015 Archivo:AC-T002-03 35