Scribd
Cargar
58 vistas2 páginas

Examen Parcial Sistemas Digitales I 2016

Este documento presenta un examen parcial de Sistemas Digitales I que consta de 4 ejercicios. El Ejercicio 1 pide diseñar un circuito combinacional para controlar el encendido de 3 LED mediante un número binario de 4 bits. El Ejercicio 2 pide demostrar una identidad booleana sin usar tablas de verdad. El Ejercicio 3 solicita diseñar un circuito secuencial síncrono Mealy para detectar una secuencia de bits y contar el número de veces que ocurre. Finalmente, el Ejercicio 4 incluye pre

Cargado por

saioa coronado
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
58 vistas2 páginas

Examen Parcial Sistemas Digitales I 2016

Este documento presenta un examen parcial de Sistemas Digitales I que consta de 4 ejercicios. El Ejercicio 1 pide diseñar un circuito combinacional para controlar el encendido de 3 LED mediante un número binario de 4 bits. El Ejercicio 2 pide demostrar una identidad booleana sin usar tablas de verdad. El Ejercicio 3 solicita diseñar un circuito secuencial síncrono Mealy para detectar una secuencia de bits y contar el número de veces que ocurre. Finalmente, el Ejercicio 4 incluye pre

Cargado por

saioa coronado
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd

SISTEMAS DIGITALES I----EXAMEN PARCIAL 15 de JUNIO de 2016

Universidad Pública de Navarra


Dpto. de Ingeniería Eléctrica y Electrónica
Grado en Ingeniería en Tecnologías de Telecomunicación

NOMBRE:_____________________________________________________

---EJERCICIO 1 (2 puntos)

Se desea controlar el encendido de una columna de 3 diodos LED (D1, D2, D3) mediante un
número binario N de 4 bits (A, B, C, D) en función de la siguiente tabla:

Valor de N Diodos encendidos


0 Ninguno
1≤N≤3 D1, D2
4≤N≤6 D2, D3
7≤N≤9 D1, D3
10≤N≤12 D2
13≤N≤15 D1, D2, D3

a) Diseñar el circuito combinacional más simple para llevar a cabo la funcionalidad requerida.
b) El 74HC154 es un decodificador de 4 bits con salida activa a nivel bajo. Resuelve el
encendido de los diodos utilizando este componente y puertas NAND e inversores.

---EJERCICIO 2 (2 puntos) Demostrar que B+B'A=B+A mediante teoremas del algebra de


Boole y sin utilizar los valores lógicos de las expresiones “B+B'A” y “B+A”

---EJERCICIO 3 (3.5 puntos)

Se desea detectar la llegada de la secuencia '010101' en un sistema de transmisión de bits en


serie. Se pide:
Diseñar el circuito secuencial síncrono de tipo Mealy que genere un 1 en la salida S cuando
llegue dicha secuencia. Una vez activada S, el sistema retorna a su estado inicial. Utilizar
biestables de tipo D para su implementación.
Añadir al diseño un sistema adicional para detectar el número de veces que se recibe dicha
secuencia. Para esta parte es suficiente con describir el sistema adicional sin ningún tipo de
expresión booleana.

---EJERCICIO 4 (2.5 puntos)

Responde a las siguientes preguntas.


4.a) (0.5 puntos) Indica para cada una de las siguientes tecnologías (FPGAs, ASICs y
microprocesadores) la velocidad que tienen (media o alta) y si son o no reprogramables.
4.b) (1 punto) Describir mediante el lenguaje VHDL un decodificador 1x2 cuyo nombre sea
dec1x2 y los buses de entrada, salida y control de nombres input, output y control
respectivamente. Se adjunta un anexo de referencia a las sentencias VHDL básicas.

4.c) (1 punto) Suponiendo que las puertas lógicas de la familia F1 como excitadora sean
compatibles con las de la familia F2 como carga, averigua si son compatibles entre sí y calcula
el Fan-out.
Nota: considerar solo los circuitos de tipo 74, no los de tipo 54.

----Página 1 de 2
SISTEMAS DIGITALES I----EXAMEN PARCIAL 15 de JUNIO de 2016

Familia F1

Familia F2

----Página 2 de 2

También podría gustarte