FUNCIONAMIENTO DEL CONTADOR SÍNCRONO ■ 491
Impulso de reloj Q3 Q2 Q1 Q0
Inicialmente 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 (nuevo ciclo) 0 0 0 0
TABLA 8.4 Estados del contador de décadas BCD.
das y el contador binario de módulo 16 de la Figura 8.16 son la puerta AND con entradas Q0Q3 , la puerta
AND con entradas Q0Q3 y la puerta OR; esta disposición detecta la ocurrencia del estado 1001 y hace que el
contador inicie un nuevo ciclo correctamente en el siguiente impulso de reloj.
CONTADOR BINARIO SÍNCRONO DE 4 BITS 74HC163
El 74HC163 es un ejemplo de un circuito integrado contador binario síncrono de 4 bits.
El símbolo lógico se muestra en la Figura 8.19, con la numeración de pines entre parén-
tesis. Este contador tiene varias características adicionales con respecto a las caracterís-
ticas básicas del contador binario síncrono general previamente tratado.
Entradas de datos
D0 D1 D2 D3
(3) (4) (5) (6)
(1)
CLR CTR DIV 16
(9)
LOAD
(10) (15)
ENT TC = 15 RCO
(7)
ENP
(2)
CLK C
(14) (13) (12) (11)
Q0 Q1 Q2 Q3
Salidas de datos
FIGURA 8.19 El contador binario síncrono de 4 bits 74HC163. La etiqueta CTR DIV 16
indica un contador con dieciséis estados.
492 ■ CONTADORES
En primer lugar, el contador puede reinicializarse de forma síncrona en cualquier
número binario de 4 bits, aplicando los niveles adecuados en las entradas de datos para-
lelo. Cuando se aplica un nivel BAJO a la entrada LOAD, el contador asumirá el estado
de las entradas de datos en el siguiente impulso de reloj. Por tanto, la secuencia del con-
tador se puede iniciar con cualquier número binario de 4 bits.
Además, hay una entrada de borrado activa a nivel BAJO (CLR ) que pone a cero de
forma síncrona los cuatro flip-flops del contador. Hay dos entradas de habilitación, ENP
y ENT. Estas entradas deben estar a nivel ALTO para que el contador pueda avanzar a
través de su secuencia de estados binarios. Cuando al menos una de las entradas está a
nivel BAJO, el contador se desactiva. La salida de propagación de reloj (Ripple Clock
Output, RCO) se pone a nivel ALTO cuando el contador alcanza el valor de fin de cuen-
ta (Terminal Count, TC) de quince (TC = 15). Esta salida, junto con las entradas de habi-
litación permiten que estos contadores se puedan disponer en cascada para conseguir
secuencias de cuenta mayores.
La Figura 8.20 muestra un diagrama de tiempos de este contador, que se inicializa
en el estado 12 (1100) y luego avanza hasta su valor de fin de cuenta 15 (1111). La
entrada D0 corresponde al bit de entrada menos significativo y Q0 es el bit de salida
menos significativo.
Vamos a examinar este diagrama de tiempos en detalle. Esto nos ayudará a interpre-
tar los diagramas de tiempos que encontraremos más adelante en este mismo capítulo o
CLR
LOAD
D0
D1
Entradas
de datos D2
D3
CLK
ENP
ENT
Q0
Q1
Salidas
Q2
Q3
RCO
12 13 14 15 0 1 2
Cuenta Inhibición
Clear Preset
FIGURA 8.20 Ejemplo de un diagrama de tiempos para un 74HC163.
FUNCIONAMIENTO DEL CONTADOR SÍNCRONO ■ 493
en las hojas de características de los fabricantes. Para comenzar, el impulso a nivel
BAJO en la entrada CLR hace que todas las salidas (Q0, Q1, Q2 y Q3) se pongan a nivel
BAJO.
A continuación, el impulso a nivel BAJO en la entrada LOAD introduce de forma
síncrona los datos en las entradas (D0, D1, D2 y D3) del contador. Éstos aparecen en las
salidas Q cuando se produce el primer flanco positivo de reloj después de que LOAD
pasa a nivel BAJO. Ésta es la operación de inicialización (PRESET). En este ejemplo
particular, Q0 está a nivel BAJO, Q1 está a nivel BAJO, Q2 está a nivel ALTO y Q3 está
a nivel ALTO. Por supuesto, esto corresponde al número decimal 12 (Q0 es el bit menos
significativo).
Ahora, el contador avanza por los estados 13, 14 y 15 en los tres siguientes flancos
positivos de reloj, y luego comienza un nuevo ciclo en 0, 1, 2 con los siguientes impul-
sos de reloj. Observe que las dos entradas ENP y ENT están a nivel ALTO durante la
secuencia de estados. Cuando ENP pasa a nivel BAJO, el contador se inhibe y permane-
ce en el estado binario 2.
CONTADOR DE DÉCADAS BCD SÍNCRONO 74F162
El 74F162 es un ejemplo de un contador de décadas. Se puede inicializar con cualquier
número BCD utilizando las entradas de datos con la entrada PE a nivel BAJO. Un nivel
BAJO en la entrada SR asíncrona pone en estado RESET al contador. Las entradas de
habilitación CEP y CET tienen que estar ambas a nivel ALTO para que el contador avan-
ce a través de la secuencia de estados, en respuesta a una transición positiva en la entra-
da de reloj CLK. Las entradas de habilitación junto con el valor de fin de cuenta, TC
(1001), permiten conectar varios contadores de décadas en cascada. La Figura 8.21
muestra el símbolo lógico del contador 74F162 y la Figura 8.22 presenta un diagrama de
tiempos del contador inicializado en el estado 7 (0111). Los contadores en cascada se tra-
tarán en la Sección 8.5.
D0 D1 D2 D3
(3) (4) (5) (6)
(1)
SR CTR DIV 10
(9)
PE
(7) (15)
CEP TC = 9 TC
(10)
CET
(2)
CLK C
(14) (13) (12) (11)
Q0 Q1 Q2 Q3
FIGURA 8.21 El contador de décadas BCD síncrono 74F162. La etiqueta CTR DIV 10
indica un contador con diez estados.
494 ■ CONTADORES
SR
PE
D0
Entradas D1
de datos
D2
D3
CLK
CEP
CET
Q0
Q1
Salidas
Q2
Q3
TC
7 8 9 0 1 2 3
Cuenta Inhibición
Clear Preset
FIGURA 8.22 Ejemplo de diagrama de tiempos de un 74F162.
1. ¿En qué se diferencia un contador síncrono de uno asíncrono?
REVISIÓN DE
LA SECCIÓN 8.2 2. Explicar el funcionamiento de la función preset de contadores tales como el
74HC163.
3. Describir el propósito de las entradas ENP y ENT, y de la salida RCO para el con-
tador 74HC163.
8.3 CONTADOR SÍNCRONO ASCENDENTE/DESCENDENTE
Un contador ascendente/descendente (up/down) es aquel capaz de progresar en cualquier dirección
a lo largo de una cierta secuencia. Un contador ascendente/descendente, algunas veces también deno-
minado contador bidireccional, puede tener cualquier secuencia de estados especificada. Un contador
binario de 3 bits que avanza en modo ascendente a través de la secuencia (0, 1, 2, 3, 4, 5, 6, 7) y que
luego puede invertirse para recorrer la secuencia en sentido contrario (7, 6, 5, 4, 3, 2, 1, 0) es un ejem-
plo de un modo de operación secuencial ascendente/descendente.
Al finalizar esta sección, el lector deberá ser capaz de:
■ Explicar el funcionamiento básico de un contador ascendente/descendente. ■ Utilizar el contador de
décadas ascendente/descendente 74HC190.
CONTADOR SÍNCRONO ASCENDENTE/DESCENDENTE ■ 495
En general, la mayoría de los contadores ascendentes/descendentes pueden invertirse en cualquier punto
de su secuencia. Por ejemplo, el contador binario de 3 bits se puede configurar para que realice la siguiente
secuencia:
ASCENDENTE
ASCENDENTE
0,1, 2, 3, 4, 5 , 4
N, 3, 2, 3, 4, 5, 6, 7, 6N
, 5, etc.
DESCENDENTE DESCENDENTE
La Tabla 8.5 muestra la secuencia ascendente/descendente (up/down) completa de un contador binario de
3 bits. Las flechas indican los movimientos entre los estados del contador, tanto para el modo ASCENDEN-
TE como para el modo Descendente. Un examen de Q0 para ambas secuencias, ascendente y descendente,
muestra que FF0 bascula con cada impulso de reloj. Luego las entradas J0 y K0 de FF0 son:
J0 = K0 =1
Para la secuencia ascendente, Q1 cambia de estado en el siguiente impulso de reloj cuando Q0 = 1. Para la
secuencia descendente, Q1 cambia en el siguiente impulso de reloj cuando Q0 = 0. Por tanto, las entradas J1 y
K1 de FF1 tienen que ser igual a 1, para las condiciones expresadas en la siguiente ecuación:
J1 = K1 = (Q0 ⋅ UP) + (Q0 ⋅ DOWN)
Para la secuencia ascendente, Q2 cambia de estado en el siguiente impulso de reloj cuando Q0 = Q1 = 1.
Para la secuencia descendente, Q2 cambia en el siguiente impulso de reloj cuando Q0 = Q1 = 0. Por tanto, las
entradas J2 y K2 de FF2 tienen que ser igual a 1, para las condiciones expresadas en la siguiente ecuación:
J 2 = K 2 = (Q0 ⋅ Q1 ⋅ UP) + (Q0 ⋅ Q1 ⋅ DOWN)
Cada una de las condiciones para las entradas J y K de cada flip-flop produce una basculación en el punto
apropiado de la secuencia del contador.
La Figura 8.23 muestra una implementación básica de un contador binario de 3 bits ascendente/ descen-
dente, utilizando las ecuaciones lógicas que acabamos de desarrollar para las entradas J y K de cada flip-flop.
Observe que, la entrada de control UP / DOWN ( ascendente / descendente) está a nivel ALTO cuando trabaja
en modo ascendente y a nivel BAJO cuando trabaja en modo descendente.
UP
Q0 • UP
HIGH FF0 FF1 FF2
Q2
J0 J1 J2
Q0 Q1
UP/DOWN
C C C
Q0 Q1 Q2
K0 K1 K2
DOWN
Q0 • DOWN
CLK
FIGURA 8.23 Contador síncrono ascendente/descendente
básico de 3 bits.
496 ■ CONTADORES
Impulso de reloj ASC. Q2 Q1 Q0 DESC.
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
TABLA 8.5 Secuencia ascendente/descendente de un contador binario de 3 bits.
EJEMPLO 8.4
Dibujar el diagrama de tiempos y determinar la secuencia de un contador síncrono binario de 4 bits ascen-
dente/descendente, si el reloj y las entradas de control UP / DOWN son las señales que se muestran en la
Figura 8.24(a). El contador se inicializa en el estado cero y es de tipo disparado por flanco positivo.
UP/ DOWN
Asc. Desc. Asc. Desc.
CLK
(a)
Q0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0
Q1 0 0 1 1 0 1 1 0 0 1 0 0 1 0 0
Q2 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0
Q3 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0
(b)
FIGURA 8.24
Solución En la Figura 8.24(b) se presenta el diagrama de tiempos, mostrando las salidas
Q. A partir de estas formas de onda, la secuencia del contador es la que se indi-
ca en la Tabla 8.6.
Problema relacionado Dibujar el diagrama de tiempos si se invierte la señal de control UP / DOWN
de la Figura 8.24(a).
CONTADOR SÍNCRONO ASCENDENTE/DESCENDENTE ■ 497
Q3 Q2 Q1 Q0
0 0 0 0
0 0 0 1
0 0 1 0 ASCENDENTE
0 0 1 1
0 1 0 0
0 0 1 1
0 0 1 0
0 0 0 1 DESCENDENTE
0 0 0 0
1 1 1 1
0 0 0 0
0 0 0 1 ASCENDENTE
0 0 1 0
0 0 0 1
DESCENDENTE
0 0 0 0
TABLA 8.6
CONTADOR DE DÉCADAS ASCENDENTE/DESCENDENTE 74HC190
La Figura 8.25 muestra el diagrama lógico del 74HC190, buen ejemplo de un circuito
integrado contador ascendente/descendente. La dirección de la cuenta se determina por
el nivel de la entrada up/down ( D / U ). Cuando esta entrada está a nivel ALTO, el conta-
dor se decrementa (desciende); cuando está a nivel BAJO, el contador se incrementa
(asciende). Además, este dispositivo se puede inicializar en cualquier dígito BCD que se
desee, el cual se carga a través de las entradas de datos cuando la entrada LOAD está a
nivel BAJO.
D0 D1 D2 D3
(15) (1) (10) (9)
(4) (12)
CTEN MAX/MIN
(5)
D/U
(11) CTR DIV 10
LOAD
(14) (13)
CLK C RCO
(3) (2) (6) (7)
Q0 Q1 Q2 Q3
FIGURA 8.25 El contador de décadas ascendente/descendente síncrono 74HC190.
498 ■ CONTADORES
La salida MAX/MIN produce un impulso a nivel ALTO cuando se alcanza el valor de
fin de cuenta de nueve (1001) en el modo ascendente, o cuando se alcanza el valor
de fin de cuenta de cero (0000) en el modo descendente. La salida MAX/MIN, junto con
la salida de propagación de reloj ( RCO) y la entrada de habilitación de cuenta (CTEN ),
se usa para conectar contadores en cascada (los contadores en cascada se verán en la
Sección 8.5).
La Figura 8.26 es un diagrama de tiempos, que muestra un contador 74HC190 ini-
cializado en siete (0111); el contador luego describe una secuencia ascendente, seguida
de una secuencia descendente. La salida MAX/MIN está a nivel ALTO cuando el conta-
dor está en el estado 0 (MIN) o en el estado 1001 (MAX).
LOAD
D0
D1
Entradas
de datos D2
D3
CLK
D/U
CTEN
Q0
Salidas Q1
de datos
Q2
Q3
MAX/MIN
RCO
7 8 9 0 1 2 2 2 1 0 9 8 7
Cuenta Cuenta
ascendente Inhibición descendente
Carga
FIGURA 8.26 Ejemplo de un diagrama de tiempos para un 74HC190.
1. Un contador binario de 4 bits ascendente/descendente se encuentra en modo des-
REVISIÓN DE
cendente y en el estado 1010. En el siguiente impulso de reloj, ¿a qué estado
LA SECCIÓN 8.3 pasa?
2. ¿Cuál es el valor de fin de cuenta de un contador binario de 4 bits en modo ascen-
dente? ¿Y en modo descendente? ¿Cuál es el siguiente estado después del valor
final de cuenta en modo descendente?
