ASIC
Vanessa Vargas
Pablo Ramos
Área de Sistemas Digitales
Departamento de Eléctrica, Electrónica y Telecomunicaciones
{vcvargas} {pframos} @espe.edu.ec
AGENDA
Introducción
Tipos de ASICs
ASIC Design Flow
XTRA PAL Introduction
CPLD & FPGA Overview
ASIC Cell Libraries
2
AGENDA
Introducción
• TENDENCIAS
• EVOLUCIÓN DE CIRCUITOS INTEGRADOS
• POSIBLE FABRICACIÓN DE VLSI
• DIFERENCIA ENTRE CUSTOM Y STANDARD IC
• CONCEPTO ASIC
Tipos de ASICs
ASIC Design Flow
XTRA PAL Introduction
CPLD & FPGA Overview
ASIC Cell Libraries
3
TI “CALTECH” POCKET CALCULATOR
EL INICIO
La calculadora hand-held pocket
fue inventada por Texas
Instruments Incorporated (TI) en
1966 por un grupo de desarrollo
que incluia a Jerry D. Merryman,
James H. Van Tassel and Jack St.
Clair Kilby.
En 1974 una patente básica
para calculadoras electrónicas
miniatura fue otorgada a Texas
Instruments Incorporated.
http://www.ideafinder.com/history/inventions/handcalculator.htm
4
LOS GESTORES
Robert Noyce ,
Fairchild Semiconductors,
1961
Jack Kilby ,
Texas Instruments,
1958
5
EN LA ÚLTIMA DÉCADA
NOKIA Neo 900 PHONE/MOBILE
COMPUTER
Phone/Mobile Computer with 3.5-Inch
Touchscreen, QWERTY, 5 MP Camera,
Maemo Browser, 32 GB
3G, A-GPS, Bluetooth 2.1, Wi-Fi
32 GB internal memory
3.5-inch touchscreen, accelerometer,
ARM Cortex - A8 superscalar microprocessor QWERTY keyboard
core running at 600 MHz Maemo 5 software, 3D accelerated
graphics, multi-window multitasking,5-
Up to 1 GB of application memory (256 MB RAM,
MP camera
768 MB virtual memory)
Digital audio and video playback
Linux-based operating system SMS, e-mail, calendar, clock, notes,
3D graphics accelerator with OpenGL ES 2.0 calculator, sketch. Ovi Maps, PDF reader,
support and RSS reader
www.nokia.com
6
ACTUALIDAD
EJM.
SMARTPHONES
Galaxy A32
www.nokia.com
7
TENDENCIAS
FUTURE TRENDS IN
NANOTECHNOLOGY
CORTESÍA: Etienne Sicard
18/06/2021 8
TENDENCIA - PRODUCTIVITY GAP
9
TENDENCIA - SOC (System-On-Chip) REVOLUTION
10
EVOLUCIÓN DEL IC – ESCALA DE INTEGRACIÓN
• Desde el 1er chip a inicios de los 70s, la industria del
semiconductor ha madurado rápidamente.
• Small-Scale Integration
• 1 -10 Compuertas lógicas (NAND, NOR, ...)
SSI
• Medium-Scale Integration
MSI • Contadores, registros, etc
• Large-Scale Integration
LSI • primeros microprocesadores
• Very Large-Scale integration
• >1 Millon transistores
• 64bit uP con cache y unidad de punto flotante en un solo chip.
VLSI
• Sistemas completos en un solo chip (System-On-Chip)
11
CLASIFICACIÓN DE CIRCUITOS DIGITALES
Source: Dataquest
LOGIC
Standard
ASIC
Logic
Programmable Gate
Logic Devices
Cell-Based Full Custom
(PLDs) Arrays ICs ICs
SPLDs
(PALs) CPLDs FPGAs
Acronimos
SPLD = Simple Programmable Logic Device
PAL = Programmable Array of Logic
CPLD = Complex PLD
FPGA = Field Programmable Gate Array
ASIC = Application Specific Integrated Circuit
12
POR QUÉ FUE POSIBLE FABRICAR VLSI
LA INFLUENCIA DE “gate”
13
HISTORIA DE LA MANUFACTURA
Primeros IC usaban tecnología bipolar
• TTL (transistor-transistor logic)
• ECL (emitter coupled logic)
MOS (metal-oxide-semiconductor)
• Inventados antes que transistores bipolares
• Manufactura difícil por problemas con la interface de óxido
1970s, metal-gate n-channel MOS
• Menos masking steps
• Más denso
• Menor consumo potencia
• Más barato que bipolares
• Crecimiento del mercado de chips MOS
14
HISTORIA DE LA MANUFACTURA
1980s, Aluminium gates Polysilicon gates
• gran mejora en tecnologia CMOS
• hizo facil la fabricacion de 2 tipos de transistores (n-
channel y p-channel) en el mismo IC
Ventajas CMOS sobre metal-gate NMOS
• bajo consumo potencia
• simplificacion del proceso de fabricacion
• escalamiento en tamaño (miniaturizacion)
15
HISTORIA DE LA MANUFACTURA
Compuertas transistores, conversion
• Muchas veces se mide los IC en base al número
de compuertas que contienen.
• Hay 4 transistores CMOS en una NAND o NOR
de 2 entradas
• # transistors = (#gates) * (4)
16
HISTORIA DE LA MANUFACTURA
BiCMOS
• Combinacion de : bipolar + CMOS
Complejidad proceso
• submicron BiCMOS = submicron CMOS
Costo
• CMOS < BiCMOS
• CMOS es la tecnología dominante en el mercado
• Más volumen de producción de chips CMOS
VENTAJAS:
• Soporta voltajes mayores
• Usado en electrónica de potencia, autos, teléfonos, etc.
17
TIPOS DE CIRCUITOS INTEGRADOS
CIRCUITOS INTEGRADOS ESTÁNDAR (Standard IC)
Digitales o Análogos
Se pueden seleccionar de catálogos o
data books
• Se puede comprar a distribuidores
Se puede usar el mismo circuito
integrado estándar en varios sistemas
18
TIPOS DE CIRCUITOS INTEGRADOS
CIRCUITOS INTEGRADOS CUSTOMIZABLES (CustomIC)
1980s, El diseño de VLSI se hizo posible tecnológicamente
• Ingenieros se dan cuenta de las ventajas de diseñar un IC
personalizado para un sistema particular, en lugar de construir el
sistema con Standar Ics
Diseño de Sistemas Microelectrónicos se convirtió en :
• Sistema = Standar Ics + Custom ICs
Como el diseño VLSI era posible, VENTAJAS:
• Integrar varios Standar ICS dentro de un Custom Ics
• Sistema emplea menos Ics
• Costo , Confiabilidad
19
TIPOS DE CIRCUITOS INTEGRADOS
DIFERENCIA ENTRE ESTÁNDAR Y CUSTOMIZABLE
SIEMPRE ES MEJOR CUSTOM IC?
• No siempre
• Ej. Si un sistema necesita gran cantidad de memoria
DRAM o SRAM:
– Usar Standar IC (memorias) + Custom IC
20
TIPOS DE CIRCUITOS INTEGRADOS
APARECIMIENTO DEL TÉRMINO ASIC
IEEE Conferences
• Segmento de Custom IC creció rápidamente
IEEE CICC (Custom IC Conference)
• Primera en aparecer, frecuencia anual
• Referencia útil para desarrollo de Custom Ics
• Aparecieron varios tipos de Custom IC para varias aplicaciones
• Emerge nuevo termino: ASIC (Application Specific Integrated
Circuit)
IEEE International ASIC Conference
• Dedicada a los avances en ASIC
• Separada de otros Custom IC
21
DEFINICIÓN DE ASIC
¿QUÉ ES UN ASIC?
NO es un ASIC: SI es un ASIC:
• Estándar IC • Chip para un
• Memorias DRAM, juguete que habla
SRAM, etc • Chip para un satélite
• Microprocesadores • Chip que contiene
• TTL IC o un uP junto con
equivalentes otras funciones
lógicas
REGLA
Si aparece en un Data Book probablemente NO es ASIC
18/06/2021 ESPE/DEEE 22
¿SI UN ASIC SE VUELVE POPULAR… ?
ASSP (Application Specific Standar Product)
Regla para reconocer ASIC tiene excepciones
• Algunos chips estan en el medio entre Standard y Custom
Ej: chip para un modem, controlador para PC
• Específicos para una aplicación (ASIC)
• Vendidos a diferentes vendedores de sistemas (Standard)
Entonces:
• No se puede identificar un IC por su aplicación
• Se debe ver sus caracteristicas físicas
23
AGENDA
INTRODUCCIÓN
TIPOS DE ASIC DE ACUERDO A ESTRUCTURA INTERNA
• Full-Custom
• Standard-Cell
• Gate-Array
• Structured Gate Array
• PLD Programmable Logic Devices
ASIC Design Flow
XTRA PAL Introduction
CPLD & FPGA Overview
ASIC Cell Libraries
24
ESTRUCTURA INTERNA
LAYOUT-NAND CELL
25
¿QUÉ CIRCUITO REPRESENTA ESTA FUNCIÓN?
Q2 Q4 Q6
Q10 Q8 Q12
Q3 Q5 Q7 Q9
Q11
26
¿QUÉ CIRCUITO REPRESENTA ESTA FUNCIÓN?
Q2 Q4
Q10 Q12
Q6
Q8
Q11
Q7 Q9
Q3
Q5
27
FULL CUSTOM
Ingeniero diseña alguna o todas las celdas logicas, circuitos
o layout
• No emplea celdas pre-probadas o pre-diseñadas
Tiene sentido si:
• No existen librerías de celdas adecuadas
• no son suficientemente rápidas, pequeñas o consumen mucha potencia
• el chip es muy especializado
• varias celdas deben diseñarse personalizadamente
Hoy, se diseña pocos Full-Custom, con una excepción.
• Solo un caso tiene auge: Mixed Analog/Digital ASIC
28
FULL CUSTOM
¿CMOS ANALÓGICOS?
La tecnología Bipolar (TTL,ECL) usada típicamente para
funciones análogas
• Para diseños analógicos es importante que: los transistores sean casi
exactamente iguales.
• Ley de física de dispositivos: Par de transistores bipolares son más semejantes
que un par de CMOS
Sin embargo, el uso de CMOS para funciones analógicas esta
creciendo en la actualidad
• CMOS es la tecnología más disponible
• Se fabrican más chips CMOS que Bipolar
• Se requiere mayor integración de los sistemas
• Entonces: analog + digital en el mismo IC
Por lo tanto, ingenieros están encontrando maneras de usar
CMOS para funciones analógicas
• con ventajas similares a Bipolar
29
CELDAS BÁSICAS ESTÁNDAR (CBIC)
Conocido como Cell-Based o CBIC
Usa celdas lógicas prediseñadas (standard cells)
• NAND, OR, multiplexores, etc
Diseñador define solo:
• la ubicación e interconexiones de las standard-cells
Tiempo fabricación: 8 semanas aprox.
VENTAJAS:
• Ahorro de tiempo y dinero
• Menor riesgo (uso de librerías prediseñadas y preprobadas)
• Cada standard-cell puede ser optimizada individualmente
• Ej: cada transistor, maximizar velocidad o minimizar área
DESVENTAJA:
• Tiempo para diseñar o costo de comprar la librería
• Tiempo para fabricar todas las capas de un nuevo diseño
30
CELDAS BÁSICAS ESTÁNDAR
ESTRUCTURA DE UN CBIC
Standard-Cell Areas
• filas de standard-cells como
paredes de ladrillos
Megacells
• Celdas prediseñadas más grandes
• Ej: uC o uP
• También conocidas como:
Megafunctions, Full-Custom
Blocks, System Level Macros
(SLM), Fixed Blocks, Functional
Standard Blocks (FSB)
31
CELDAS BÁSICAS ESTÁNDAR
ESTRUCTURA DE UNA CELDA ESTÁNDAR
Diseñadas para encajar como
ladrillos
VDD y VSS corren
horizontalmente como metales
AB : límites del ladrillo
BB-AB: área de solapamiento
entre ladrillos
A1,B1,Z: contactos con otras
celdas
32
CELDAS BÁSICAS ESTÁNDAR
33
GATE ARRAY (GA)
ASIC BASADO EN ARREGLO DE COMPUERTAS (GA)
Transistores predefinidos en la oblea (wafer)
• Patrón de transistores = Gate-Array
• Elemento más pequeño = Base Cell (primitive cell)
Solo las capas superiores de metal son definidas por el diseñador usando
máscaras personalizadas (custom-masks)
• Por eso se llaman a veces MGA
• (Masked Gate Array)
Se prefabrican wafers de MGA hasta la capa de metal
• Reducción de tiempo y costo (comparado con Full-Custom y Standard-Cell)
Dos tipos
• Con canal (CHANNELED)
• Sin canal(CHANNELESS)
34
GATE-ARRAY BASED ASIC
CHANNELED(GA)
Channel
Espacios predefinidos entre
filas de GA para interconexión.
Tiempo fabricacion 2 dias – 2
semanas
Espacio es fijo
• CBIC también usa canales, pero se
pueden modificar dependiendo del
diseño.
35
GATE-ARRAY BASED ASIC
CHANNELESS(GA)
Tambien conocido como SOG
(Sea-Of-Gates)
NO hay espacios
predefinidos.
• se conecta sobre los GA (no entre).
Se conecta usando solo
“layer metal 1”
• no se conecta transistores de capas
inferiores, simplemente no se usan
(se desperdician)
• mayor densidad de componentes
que en channeled
36
GATE ARRAY ESTRUCTURADO
Conocido también como “Embedded GA”
Combina CBIC & MGA
• Una desventaja de MGA es la “base cell” fija
• Hace ineficiente algunos circuitos como memorias
Se separan áreas del IC dedicadas a
funciones específicas “embedded blocks”
Embedded blocks pueden contener
• Diferentes “base cell” ajustados para una aplicacion
• Circuitos completos como microcontroladores
37
DISPOSITIVOS LÓGICOS PROGRAMABLES(PLD)
Dispositivo lógico programable
Disponible en: Standar IC y ASIC
• Disponibles en catálogos y vendidos en gran cantidad.
• Pero, pueden ser configurados/personalizados para una aplicación
específica
Diferentes tecnologías que permiten programarse
Características en común:
• Layers o Celdas Lógicas NO personalizadas
• Rápido tiempo de diseño
• Bloque grande de interconexiones programables
• Matriz de “logic macrocells”
• arreglo de lógica programable + flip-flop/latch
38
DISPOSITIVOS LÓGICOS PROGRAMABLES(PLD)
ESTRUCTURA BÁSICA
Macrocells +
Programmable
Interconnect
Macrocells:
• Programmable Array Logic + FF
Programmable
Interconnect
• Líneas/buses para conectar
macroceldas
39
DISPOSITIVOS LÓGICOS PROGRAMABLES(PLD)
MEMORIAS ROM
ROM EPROM Masked-ROM
• PLD más • Usan • puede
simple transistores colocarse
• Usan un fusible MOS dentro de un
metálico programables ASIC
mediante altos • arreglo de
voltajes transistores,
• Para borrar: programados
• EEPROM con mediante
alto voltaje mask-patterns
• UVPROM (proceso
con luz ultra litográfico)
violeta
40
DISPOSITIVOS LÓGICOS PROGRAMABLES(PLD)
TIPOS
LOGIC ARRAYS PAL PLA
• La misma • Programmable- • Programmable-
tecnológica Array-Logic Logic-Array
usada para • Empresa • Puede colocarse
ROM Monolithic dentro de un
• Estructuras más Memories ASIC (como las
flexibles que (comprada por mask-ROM)
ROM AMD), primera • Arreglo AND
• Arreglos de en crear una programmable
AND y OR PAL® + Arreglo OR
• Arreglo AND programable
programmable
+ Arreglo OR
fijo
41
DISPOSITIVOS LÓGICOS PROGRAMABLES(PLD)
FPGA
Field Programmable Gate Array
Más complejos que PLD
Poca diferencia con PLDs
• FPGA es más grande y más complejo
• Algunas compañías los llaman CPLD – Complex PLD
Están remplazando todas las aplicaciones TTL
Sin embargo, son un tipo de Gate-Array (GA)
Características Generales:
• Ninguna mask-layer es configurable
• Método especial para programar
• Programmable logic cells
• Programmable Interconect
• Programmable I/O alrededor del “core”
• Tiempo de diseño X horas?
42
DISPOSITIVOS LÓGICOS PROGRAMABLES(PLD)
FPGA- ESTRUCTURA GENERAL
Programmable Logic Cells + Programmable Interconnect
43
AGENDA
Introducción
Tipos de ASICs
Diseño de flujo de ASIC
XTRA PLD
CPLD & FPGA
Librerías de celdas ASIC
44
DISEÑO DE FLUJO ASIC
45
DISEÑO DE FLUJO ASIC
Design Entry:
• Ingresa el diseño en el sistema de diseño
• Usando HDL (Hardware Description Language)
• Usando Schematic Entry (Diagrama Esquemático)
Logic Sinthesys:
• HDL + Logic synthesis tool Netlist description
• Netlist description = descripción de las celdas lógicas y conexiones
System Partitioning:
• Dividir el sistema grande en pequeñas piezas adecuadas para cada ASIC
Prelayaut Simulation:
• Verificar si el diseño funciona correctamente
Floorplanning:
• Arreglar/Distribuir los bloques (netlist) dentro del chip
46
AGENDA
Introducción
Tipos de ASICs
Diseño de flujo de ASIC
XTRA PLD
CPLD & FPGA
Librerías de celdas ASIC
47
PREGUNTAS
18/06/2021 102
