Scribd
Cargar
77 vistas2 páginas

Multiplicador de Frecuencia con FET

Este documento describe el diseño de un multiplicador de frecuencia con un transistor FET que exhibe una característica cuadrática. Explica cómo diseñar la red de polarización y determinar una expresión general para la tensión de salida Vo(t). También describe dos métodos para determinar los parámetros del FET: uno para medir experimentalmente la tensión de estrangulamiento Vp y otro para medir la corriente de saturación IDSS.

Cargado por

Andrés AP
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
77 vistas2 páginas

Multiplicador de Frecuencia con FET

Este documento describe el diseño de un multiplicador de frecuencia con un transistor FET que exhibe una característica cuadrática. Explica cómo diseñar la red de polarización y determinar una expresión general para la tensión de salida Vo(t). También describe dos métodos para determinar los parámetros del FET: uno para medir experimentalmente la tensión de estrangulamiento Vp y otro para medir la corriente de saturación IDSS.

Cargado por

Andrés AP
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd

1

Laboratorio N°3
Multiplicador de frecuencia con FET
“Característica cuadrática”
Informe Previo
Auqui Pampa Carlos Christian Andrés – [Link].p@[Link]
Universidad Nacional de Ingeniería
Facultad de Ingeniería Eléctrica y Electrónica

I. INTRODUCCION 𝑉𝐺𝑆 2
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 + )
𝑉𝑃
Los transistores efecto de campo, (FET) son Reemplazando 𝑉𝐺𝑆
componentes unipolares debido a que su acción solo 𝑉1 (cos(𝑤𝑜 𝑡) − 1)
2

depende de un tipo de portador de carga. Los FET 𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 + )


𝑉𝑃
pueden ser del tipo unión (JFET) y el tipo de óxido
𝐼𝐷𝑆𝑆
metálico semiconductor (MOSFET). Podemos citar 𝐼𝐷 = (𝑉𝑃 − 𝑉1 + 𝑉1 (cos(𝑤𝑜 𝑡))2
𝑉𝑃 2
entre las características del FET, las más saltantes que
𝐼𝐷𝑆𝑆 𝑉12 𝑉12
la corriente de drenaje ID está controlada por el voltaje 𝐼𝐷 = 2 ((𝑉𝑃 − 𝑉1 )2 + + 2(𝑉𝑃 − 𝑉1 )𝑉1 (cos(𝑤𝑜 𝑡) + (cos(2𝑤𝑜 𝑡))
𝑉𝑃 2 2
de compuerta de fuente VGS, mientras que el transistor 𝐼𝐷 = 𝐼𝑜 + 𝐼1 cos 𝑤𝑜 𝑡 + 𝐼2 cos 2𝑤𝑜 𝑡
bipolar la corriente de colector está controlada por la
corriente base. Solo la componente fundamental:
2𝐼𝐷𝑆𝑆
II. DESARROLLO DEL INFORME 𝐼𝐷 = (𝑉𝑃 − 𝑉1 )𝑉1
𝑉𝑃 2
𝐼´ 𝐼1 𝐼1
1. Diseñar la red de polarización del circuito que se = → 𝐼´ = 𝑁1
𝑁1 𝑁3 𝑁3
muestra en la figura, determinando los valores de
Reemplazando:
RB y CB, tal que CB se cargue al valor pico de
𝑁1 2𝐼𝐷𝑆𝑆
V1(t), considerar la frecuencia del generador igual 𝑉0(𝑡) = ( (𝑉 − 𝑉1 )𝑉1 ) 𝑅𝐿 cos 𝑤𝑜 𝑡
𝑁3 𝑉𝑃 2 𝑃
a 1 MHz.

𝑽𝒑
 𝑽𝟏 = 𝟐
(En el límite de la zona cuadrática)
De la primera parte
𝑉𝑃 − 𝑉1 = 𝑉1
𝐼𝐷𝑆𝑆
𝐼𝐷 =
2
𝑁1 𝐼𝐷𝑆𝑆
𝑉0(𝑡) = ( ) 𝑅𝐿 cos 𝑤𝑜 𝑡
𝑁3 2

𝑽𝒑
Fig. 1 Circuito  𝑽𝟏 > 𝟐
(Fuera de la zona cuadrática)
RB=1MΩ Sabemos:
∞
CB=100Pf 𝐼𝑛
𝑉1 (𝑡) = 𝑉1 𝑐𝑜𝑠 (𝑤0 𝑡) 𝐼𝐷 = 𝐼𝑃 ∑ cos 𝑤𝑜 𝑡
𝐼𝑃
𝑛=0
fo = 1MHz −𝑉𝑝 + 𝑉1
𝜑 = sin−1 ( )
𝑉1
2. Determinar una expresión general de Vo(t);
Solo con la componente fundamental
asumir datos de la bobina y del FET.
Si
𝑽𝒑
𝐼𝑃 = 𝐼𝐷𝑆𝑆
 𝑽𝟏 < (En la zona cuadrática) 3 sin 3𝜑
𝟐
𝐼1 2 4 sin 𝜑 + 12 − 𝜑 cos 𝜑
𝑉𝐺𝑆 = 𝑉1(𝑡) − 𝑉𝐷𝐶 = 𝑉1 cos(𝑤𝑜 𝑡) − 𝑉1 = [ ]
𝐼𝑃 𝜋 (1 − cos 𝜑)
𝑉𝐺𝑆 = 𝑉1 (cos(𝑤𝑜 𝑡) − 1)

Auqui Pampa Carlos Christian Andrés 20152593I


2

𝑁1
𝑉0(𝑡) = 𝐼1 𝑅 cos 𝑤𝑜 𝑡
𝑁3 𝐿
Reemplazando:
3 sin 3𝜑
𝑁1 2𝐼𝐷𝑆𝑆 4 sin 𝜑 + 12 − 𝜑 cos 𝜑
𝑉0(𝑡) = ( [ ]) 𝑅𝐿 cos 𝑤𝑜 𝑡
𝑁3 𝜋 (1 − cos 𝜑)

3. Explicar en forma clara y especifica dos (02)


métodos para determinar los parámetros del FET;
uno para determinar experimentalmente la tensión
de estrangulamiento Vp y el otro para determinar
la corriente de drenador en la región de saturación
para VGS = 0, IDSS.

Determinación del voltaje de estrangulamiento (𝑉𝑝 )


Procedimiento:
a) Alimentar el circuito con 15 V
b) Aumentar 𝑉3 desde cero hasta que el voltaje
del multímetro se haga cero
𝐼𝐷𝑆𝑆 ≈ 0
Entonces: 𝑉𝑝 = 𝑉𝐺𝑆 |𝐼𝐷=0

Fig. 2

Determinación de la corriente de drenador a fuente con


la puerta en cortocircuito con la fuente (𝐼𝐷𝑆𝑆 ):
Procedimiento:
a) Cortocircuitar entre puerta y fuente.
b) Aumente 𝑉2 desde cero a valores positivos,
cuidando de no sobrepasar el voltaje de
ruptura 𝑉(𝐵𝑅)𝐺𝑆𝑆 , hasta que 𝐼𝐷 alcance su nivel
de saturación; es decir, 𝐼𝐷𝑆𝑆 .
𝑉𝑚𝑒𝑡𝑒𝑟 |𝑉𝐺𝑆=0
Entonces: 𝐼𝐷𝑆𝑆 = 𝑅𝐷

Fig. 3

Auqui Pampa Carlos Christian Andrés 20152593I

También podría gustarte