UNIVERSIDAD NACIONAL DE INGENIERÍA
Facultad de Ingeniería Eléctrica y Electrónica
CUARTO TRABAJO DE TEORÍA DE SISTEMAS MICROELECTRÓNICOS
INTEGRADOS:
“MODELO DE FALLOS”
2022-I
Realizado por:
Cuenca Domínguez, Marco Antonio 20172647G
Rodríguez Chuquilín, José Manuel 20170407I
Rodríguez Dorregaray, Jesús Manuel 20141240B
Trabajo realizado en:
UNIVERSIDAD NACIONAL DE INGENIERÍA
___________________________
Supervisado por:
Ing. Rubén Virgilio Alarcón Matutti
1) Analizar la testabilidad de la función lógica dada, usar directamente los
modelos indicados.
̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑦 = (𝑎 + 𝑏 + 𝑐) ⋅ 𝑑
a) Diseñar el circuito de transistores en lógica CMOS estático.
𝑦 = ̅̅̅̅̅̅̅̅̅̅̅̅
𝑎 + 𝑏 + 𝑐 + 𝑑̅
𝑦̅ = (𝑎 + 𝑏 + 𝑐) ⋅ 𝑑
Entonces el circuito estará dado por:
Figura 1. Circuito en lógica CMOS estático
b) Para el modelo Stuck-Open, hallar los vectores de inicialización y de
test, en caso de falla del TRANSISTOR TIPO N de la entrada a.
Primero elaboramos la tabla de verdad del circuito:
a b c d y
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0
Para el modelo Stuck Open y la entrada a del transistor tipo N, tenemos:
Figura 2. Circuito Stuck Open para la entrada “a” N-MOS
Los vectores de inicialización son:
< 𝑎, 𝑏, 𝑐, 𝑑 > = < 0,0,0,0 >
< 𝑎, 𝑏, 𝑐, 𝑑 > = < 0,0,0,1 >
< 𝑎, 𝑏, 𝑐, 𝑑 > = < 0,1,0,0 >
< 𝑎, 𝑏, 𝑐, 𝑑 > = < 0,1,1,0 >
< 𝑎, 𝑏, 𝑐, 𝑑 > = < 0,0,0,1 > → 𝑦 = 1
< 𝑎, 𝑏, 𝑐, 𝑑 > = < 1,0,0,0 >
< 𝑎, 𝑏, 𝑐, 𝑑 > = < 1,0,1,0 >
< 𝑎, 𝑏, 𝑐, 𝑑 > = < 1,1,0,0 >
< 𝑎, 𝑏, 𝑐, 𝑑 > = < 1,1,1,0 >}
Para este caso, el vector de test es único:
0; 𝑁𝑜 ℎ𝑎𝑦 𝑓𝑎𝑙𝑙𝑜
< 𝑎, 𝑏, 𝑐, 𝑑 >=< 1,0,0,1 > → 𝑦 = {
1 ; 𝐸𝑥𝑖𝑠𝑡𝑒 𝑓𝑎𝑙𝑙𝑜 𝑆 − 𝑂𝑝𝑒𝑛
c) Para el modelo Stuck-On, hallar los vectores de test y hacer el
monitoreo de corriente, en caso de falla del TRANSISTOR TIPO P de la
entrada a.
Primer establecemos el circuito para el modelo Stuck-On, cuando el
transistor tipo P en la entrada “a” está en cortocircuito:
Figura 3. Circuito Stuck-On para la entrada “a” P-MOS
Notamos que para que exista una trayectoria de baja resistencia de 𝑉𝐷𝐷 hacia
𝐺𝑁𝐷, la entrada 𝑑 = 1, por lo que necesariamente; 𝑏 = 0 ∧ 𝑐 = 0.
Luego el vector de test es único:
0 ; 𝑁𝑜 ℎ𝑎𝑦 𝑓𝑎𝑙𝑙𝑜
< 𝑎, 𝑏, 𝑐, 𝑑 >=< 1,0,0,1 > → 𝐼𝑑 ≈ {
∞ ; 𝐸𝑥𝑖𝑠𝑡𝑒 𝑓𝑎𝑙𝑙𝑜 𝑆 − 𝑂𝑛
Además:
2𝑅𝑛
𝑉(𝑑) = 𝑉
2𝑅𝑝 + 2𝑅𝑛 𝐷𝐷
𝑅𝑛
∴ 𝑉𝑦 = 𝑉
𝑅𝑝 + 𝑅𝑛 𝐷𝐷
2) Analizar la testabilidad para la red-N de la función lógica dada, usar los
modelos indicados.
a) Diseñar el circuito de transistores en lógica CMOS dinámica (φ = precarga/evaluación)
b) Para el modelo Stuck-Open, hallar los vectores de inicialización y de test, en caso de
falla del TRANSISTOR TIPO N de la entrada d. Indique la condición de φ.
φ A B C D Y Y(Open)
0 0 0 0 0 1 1
1 0 0 0 1 1 1
0 0 0 1 0 1 1
1 0 0 1 1 0 0
0 0 1 0 0 1 1
1 0 1 0 1 0 0
0 0 1 1 0 1 1
1 0 1 1 1 0 0
0 1 0 0 0 1 1
1 1 0 0 1 0 1
0 1 0 1 0 1 1
1 1 0 1 1 0 0
0 1 1 0 0 1 1
1 1 1 0 1 0 0
0 1 1 1 0 1 1
1 1 1 1 1 0 0
El vector de inicialización es <0,0,0,0>
<a, b, c, d> -> <0, 0, 0, 0>, <0, 0, 0, 1>, <0, 0, 1, 0>, <0, 1, 0, 0>, <0, 1, 1, 0>, <1,
0, 0, 0>, <1, 0, 1, 0>, <1, 1, 0, 0>, <1, 1, 1, 0>
Nuestro vector de test es: <a, b, c, d> -> <1 0 0 1>
condición de φ=1
c) Para el modelo Stuck-On, hallar los vectores de inicialización y de test, en caso
de falla del TRANSISTOR TIPO N de la entrada d. Indique la condición de φ.
φ A B C D Y Y(on)
0 0 0 0 0 1 1
1 0 0 0 1 1 1
0 0 0 1 0 1 0
1 0 0 1 1 0 0
0 0 1 0 0 1 0
1 0 1 0 1 0 0
0 0 1 1 0 1 0
1 0 1 1 1 0 0
0 1 0 0 0 1 0
1 1 0 0 1 0 0
0 1 0 1 0 1 0
1 1 0 1 1 0 0
0 1 1 0 0 1 0
1 1 1 0 1 0 0
0 1 1 1 0 1 0
1 1 1 1 1 0 0
Nuestros vectores de inicialización serán las combinaciones que nos darán como salida
Y = 1 con φ = 0:
Nuestros vectores de test serian: <a b c d> -> <0010>, <0100>, <0110>, <1000>,
<1010>, <1100>, <1110>.
Cuando la corriente en Id sea 0 nuestro circuito no presentará fallas y en el caso contrario
tendrá fallas.
3) Considerando el circuito mostrado, se pide encontrar el vector (o los
vectores) que permite detectar en cada caso lo indicado. Emplear el
método CAMINO DE SENSIBILIZACIÓN:
# ENTRADAS: 4
#NODOS: 4
#SALIDAS: 1
---------------------------
LINEAS: 9
𝑭 = ̅̅̅̅̅̅̅̅̅̅̅̅̅
𝑿𝟐 ) + ̅̅̅̅̅̅̅̅̅̅̅̅̅
(𝑿𝟏 + ̅̅̅̅ (𝑿𝟐 + 𝑿𝟑 )
̅̅̅̅
+ (𝑿𝟒 )
𝑭 = ̅̅̅̅
𝑿𝟏 𝑿𝟐 + ̅̅̅̅
𝑿𝟐 ̅̅̅̅
𝑿𝟑 + ̅̅̅̅
𝑿𝟒
a. Para el modelo Stuck-At-1, hallar los vectores de test para la línea h.
- DISPARO DEL FALLO:
𝒉=𝟎
- PROPAGACIÓN DEL FALLO:
𝑭 = 𝟏: 𝒊 = 𝟎, 𝒋 = 𝟎, 𝒌 = 𝟎
- JUSTIFIACION DE LAS ENTRADAS
𝑭 = 𝟏: 𝑿𝟏 = 𝟏, 𝑿𝟐 = 𝟏, 𝑿𝟑 = 𝟎, 𝑿𝟒 = 𝟏
- VECTOR DE TEST:
< 𝑿𝟏 , 𝑿𝟐 , 𝑿𝟑 , 𝑿𝟒 > =< 𝟏, 𝟏, 𝟎, 𝟏 >
Reemplazando el vector de test:
La salida es igual a 1.
NO HAY FALLO.
b. Para el modelo Stuck-At-0, hallar los vectores de test para la línea j.
- DISPARO DEL FALLO:
𝒋=𝟏
- PROPAGACIÓN DEL FALLO:
𝒏𝒐 𝒆𝒔 𝒑𝒐𝒔𝒊𝒃𝒍𝒆 𝒄𝒐𝒏𝒔𝒆𝒈𝒖𝒊𝒓 𝑭 = 𝟏
SÍ HAY FALLO
