Universidad de Costa Rica

Facultad de Ingenierı́a
Escuela de Ingenierı́a Eléctrica
IE0308 – Laboratorio Eléctrico I
I ciclo 2022

Prerreporte N. 3

Amplificadores con Transistores

Karen Dayana Tovar Parra B77673

Jossue David Chavarria Diaz B82061
Grupo 02
Subgrupo 02

Profesor: Jaime Cascante Vindas

2 de mayo del 2022

Índice
1. Objetivos 1
1.1. Objetivos Generales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

2. Nota teórica 2
2.1. Conceptos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
2.1.1. Ganancia de corriente β de un transistor BJT . . . . . . . . . . . . . . . 2
2.1.2. Corriente de saturación IDSS del transistor JFET . . . . . . . . . . . . . 2
2.1.3. Tensión de compuerta-fuente de apagado VGSoff del transistor JFET . . 3
2.2. Montaje para medir IDSS y VGSof f en un JFET . . . . . . . . . . . . . . . . . . 4
2.2.1. Medir IDSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
2.2.2. Medir VGSof f . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2.3. Configuraciones para amplificador con transistor BJT y para amplificador con
transistor FET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.3.1. Configuraciones para un amplificador lineal con un transistor BJT . . . . 6
2.3.2. Configuraciones para un amplificador lineal con un transistor FET . . . . 7
2.4. Comparación entre NTE123A vs NTE159M, y 2N3819 vs 2N3820 . . . . . . . . 8
2.4.1. NTE123A vs NTE159M . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.4.2. 2N3819 VS 2N3820 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.5. Función de los capacitores de acople en un amplificador lineal de tensión cons-
truido con transistores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.6. Par Darlington y su función . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.7. Capacitancias parásitas de las uniones PN para el ancho de banda de un ampli-
ficador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.8. Capacitancia de Miller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

3. Diseño 11
3.1. Amplificador JFET de Drenaje Común . . . . . . . . . . . . . . . . . . . . . . . 11
3.1.1. Enunciado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3.1.2. Análisis en DC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3.1.3. Análisis en AC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.1.4. Verificación en TINA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
3.2. Amplificador BJT de Emisor Común . . . . . . . . . . . . . . . . . . . . . . . . 18
3.2.1. Verificación en Tina . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

4. Lista de equipos 23

5. Lista de componentes 24

6. Anexos 26

ii
Índice de figuras
1. Corriente Ic y corriente Ib en el transistor NPN [1] . . . . . . . . . . . . . . . . 2
2. Comportamiento de ID en función de VDS cuando VGS = 0 [2] . . . . . . . . . . 3
3. ID alcanzando IDSS cuando VDS = VP [2] . . . . . . . . . . . . . . . . . . . . . . 4
4. Circuito con el JFET para obtener la corriente IDSS [3] . . . . . . . . . . . . . . 4
5. Circuito con el JFET para obtener la tensión VGSof f [3] . . . . . . . . . . . . . . 5
6. Transistor BJT según el modelo re [2] . . . . . . . . . . . . . . . . . . . . . . . . 8
7. Transistor FET según el modelo re [2] . . . . . . . . . . . . . . . . . . . . . . . . 8
8. Par Darlington [4] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
9. : Diagrama del equivalente en pequeña señal del MOSFET [5] . . . . . . . . . . 10
10. : Red utilizada para la derivación de la ecuación para la capacitancia Miller de
entrada, donde C es la capacitancia de realimentación. . . . . . . . . . . . . . . 11
11. Amplificador JFET en configuración de drenaje común [2] . . . . . . . . . . . . 12
12. Amplificador JFET en configuración de drenaje común en pequeña señal [2] . . 13
13. Circuito del amplificador con transistor JFET en configuración de de emisor común 16
14. Entrada y salida del circuito amplificador con JFET en configuración de de
emisor común . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
15. Barrido en frecuencia del amplificador con transistor JFET en configuración de
de emisor común . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
16. Corriente ID del amplificador con transistor JFET en configuración de de emisor
común . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
17. Esquemático del amplificador BJT en emisor común . . . . . . . . . . . . . . . 18
18. Circuito del amplificador con BJT . . . . . . . . . . . . . . . . . . . . . . . . . . 20
19. Barrido en frecuencia en el amplificador con BJT . . . . . . . . . . . . . . . . . 21
20. Punto de operación, Vce e Ic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
21. Ganancia de voltaje del amplificador con BJT . . . . . . . . . . . . . . . . . . . 22

iii
Índice de tablas
1. Configuraciones para amplificador lineal de tensión con transistor BJT [2] . . . . 6
2. Configuraciones para amplificador lineal de tensión con transistor FET [2] . . . . 7
3. Comparación de caracterı́sticas entre NTE123A y NTE159A . . . . . . . . . . . 8
4. Comparación de caracterı́sticas entre 2N3819 y 2N3820 . . . . . . . . . . . . . . 9
5. Lista de equipos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
6. Lista de componentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

iv
1. Objetivos
1.1. Objetivos Generales
Diseñar e implementar amplificadores lineales con transistores de unión bipolar y efecto
de campo.

Analizar la respuesta en frecuencia de los amplificadores con transistores

1
2. Nota teórica

2.1. Conceptos
2.1.1. Ganancia de corriente β de un transistor BJT
La gananacia de corriente se define como la relación entre la corriente de colector Ic y la
corriente de base Ib [1]. En la figura 1 se muestran estas dos corrientes en el transistor BJT
NPN.

Figura 1: Corriente Ic y corriente Ib en el transistor NPN [1]

El transistor BJT (bipolar junction transistor) es un transistor bipolar de tres terminales

que tiene como una de sus funciones amplificar corriente. La ganancia de corriente β puede
describirse también, como el factor de amplificación de la corriente del transistor [2]. La ecuación
1 muestra su definición.
Ic
β= (1)
Ib
Es importante recalcar que la ganancia de corriente β es sensible a la temperatura, espe-
cialmente cuando se usan transistores de silicio. Además, para el BJT la ganancia de corriente
β establece una relación lineal entre la corriente Ic y la corriente Ib, entonces se espera que al
duplicar Ib, Ic lo haga; esta relación lineal no ocurre necesariamente en los transistores JFET
[2].

2.1.2. Corriente de saturación IDSS del transistor JFET

La corriente de saturación IDSS se conceptualiza como la corriente de drenaje máxima para

un transistor JFET, es decir, esta es el valor de la corriente máxima que puede tener la corriente
ID que pasa por la terminal de drenaje en un determinado JFET, esta corriente es caracterı́stica
para cada transistor. IDSS [2]
La corriente IDSS esta determinada por la condición donde VGS = 0V , es decir la tensión
entre la fuente y las terminales de compuerta es 0 y VDS > |Vp |. Para el resto de tensiones
donde VGS varia entre 0 y el nivel de estrangulamiento, la corriente ID varia entre 0 A y la
corriente IDSS [2]. El comportamiento se ilustra en la figura 2.

2
 Figura 2: Comportamiento de ID en función de VDS cuando VGS = 0 [2]

La relación de la corriente de drenaje ID con la corriente de saturación IDSS está definida

a través de la ecuación de Shockley mostrada en la ecuación 2.
VGS 2
ID = IDSS (1 − ) (2)
VP
Como un método abreviado para graficar curvas de transferencia se toma VGS como de la
mitad de valor del voltaje de estrangulamiento Vp, entonces el nivel resultante de ID será:
IDSS
ID = (3)
4
La corriente de drenaje ID alcanza la corriente de drenaje de saturación IDSS cuando VDS
alcanza el valor de VP , ya que en este punto la anchura del canal es la mı́nima y la resistencia
se hace muy grande, cuando VDS supera a VP entonces la corriente de drenaje se mantendrá en
el valor de IDSS y el JFET se comporta entonces como una fuente de corriente controlada por
tensión [6].

2.1.3. Tensión de compuerta-fuente de apagado VGSoff del transistor JFET

En el concepto anterior se mencionó varias veces la tensión VP , esta tensión también recibe
el nombre V GSof f , y corresponde a la tensión que existe entre la fuente y la compuerta cuando
la corriente de drenaje ID es 0 A [2]. Esta es la tensión en donde las dos regiones de agotamiento
casi se tocan, por esto también suele recibir como nombre voltaje de estrechamiento [6].
Para un transistor JFET de canal P, V GSof f es el valor máximo que VGS es capaz de
alcanzar, sin embargo para un JFET de canal N, es el valor mı́nimo que puede llegar a tener
VGS , pues aunque se sobrepase por mucho el valor de V GSof f , la corriente de drenaje se
mantiene constante en el valor de IDSS [2].La tensión Vp usualmente viene especificada en la
hoja del fabricante, y esta tensión junto a IDSS definen los lı́mites de la curva en ambos ejes,
como se observa en la figura 3

3
 Figura 3: ID alcanzando IDSS cuando VDS = VP [2]

2.2. Montaje para medir IDSS y VGSof f en un JFET

2.2.1. Medir IDSS
Para obtener la corriente IDSS del transistor JFET, se siguen los siguientes pasos [3]:

1. Armar el circuito mostrado en la figura 4 en la protoboard.

2. Medir la tensión del resistor RD con el multı́metro.

3. Calcular la corriente utilizando ley de Ohm.

4. La corriente que se obtenga como resultado es la corriente IDSS

Figura 4: Circuito con el JFET para obtener la corriente IDSS [3]

4
2.2.2. Medir VGSof f
Para medir la tensión VGSof f se siguen los pasos a continuación:

1. Montar en la protoboard el circuito mostrado en la figura 5

2. Polarizar el circuito apropiadamente

3. Medir la corriente ID , corriente del drenador. Se puede medir la tensión del resistor RD
y usar la ley de Ohm.

4. Utilizar ID y la IDSS en la ecuación 4 para obtener la tensión VGSof f . En esta medida se

toma λ = 0 (este es el parámetro que describe la resistencia del transistor JFET)

VGS 2
ID = IDSS (1 − ) (1 + λVDS ) (4)
VGSof f

Figura 5: Circuito con el JFET para obtener la tensión VGSof f [3]

5
 2.3. Configuraciones para amplificador con transistor BJT y para
amplificador con transistor FET
2.3.1. Configuraciones para un amplificador lineal con un transistor BJT

Ganancia de Impedancia entrada Impedancia

Configuración Diagrama
tensión Av Zi salida Zo

Polarización fija −RC ||ro RB ||βre RC ||re

en emisor común re

Polarización por
medio del divisor −RC ||ro R1 ||R2 ||βre RC ||re
re
de tensión

Polarización por −RC RB ||(β[re + RE ]) RC

emisor común re +RE

Emisor seguidor RE RB ||[βre + (β + 1)RE ] re ||RE

re +RE

Base común RC RE ||re RC

RE

Realimentación −RC re
1 R RC ||RF
del colector re β
+ RC
F

Tabla 1: Configuraciones para amplificador lineal de tensión con transistor BJT [2]

6
2.3.2. Configuraciones para un amplificador lineal con un transistor FET

Ganancia de Impedancia entrada Impedancia

Configuración Diagrama
tensión Av Zi salida Zo
Polarización fi-
ja (JFET o D- −gm (rd ||RD ) RG RD ||rd
MOSFET)

Autopolarización
con RS evita-
−gm (rd ||RD ) RG RD ||rd
da (JFET o D-
MOSFET)

Autopolarización
con RS no evi- gm RD
R +R
RG RD
tada (JFET o 1+gm RS + Dr S
d
D-MOSFET)

Polarización por
medio del divisor
−gm RD R1 ||R2 RD
de voltaje (JFET
o D-MOSFET)

Compuerta común
(JFET o D- −gm RD RG rd ||RS || g1m
MOSFET)

Fuente-seguidor
(JFET o D- gm RS RF
RD
1+gm RS 1+gm RD
MOSFET)

Polarización por
realimentación
−gm RD R1 ||R2 RD
de drenaje (E-
MOSFET)

Tabla 2: Configuraciones para amplificador lineal de tensión con transistor FET [2]

7
 En la tabla 1 los valores consideran que el transistor BJT es equivalente al de la figura 6.

Figura 6: Transistor BJT según el modelo re [2]

Por otro lado, para la tabla 2 los valores consideran que el transistor FET es equivalente al
de la figura 7.

Figura 7: Transistor FET según el modelo re [2]

2.4. Comparación entre NTE123A vs NTE159M, y 2N3819 vs 2N3820

2.4.1. NTE123A vs NTE159M
El NTE123A y el NTE159M corresponden a transistores bipolares complementarios, am-
bos son altamente usados en aplicaciones como interruptores de velocidad y amplificadores de
audio a frecuencias VHF. El NTE159M es un transistor PNP, mientras que el NTE123A es un
transistor NPN [7]. A continuación se muestra en la tabla ?? una comparación de ambos:

Caracterı́stica NTE123A NTE159M

VCEO : Voltaje colector-emisor máximo 40 V 60 V
VCBO : Voltaje colector-base máximo 75 V 60 V
VEBO : Voltaje emisor-base máximo 6V 5V
IC : Corriente colector continuo 800 mA 600 mA
ICBO : Corriente máxima de corte del colector 0.01 µA 0.01 µA
IEBO : Corriente máxima de corte del emisor 10 nA -
IBL : Corriente de corte de base 20 nA 50 nA

Tabla 3: Comparación de caracterı́sticas entre NTE123A y NTE159A

8
2.4.2. 2N3819 VS 2N3820
El 2N3819 y el 2N3820 son transistores de efecto de campo (FET), especı́ficamente JFET;
en este caso también se trata de transistores complementarios, es decir, el 2N3819 es de canal
N, mientras que el 2N3820 es de canal P. El transistor 2N3819 esta diseñado principalmente
para aplicaciones de amplificación, oscilación e interrupción de bajas capacitancia [8]. Por otro
lado, el transistor 2N320 esta diseñado principalmente para audio de bajo nivel y aplicaciones
generales con alta impedancia [9]. En la tabla 4 se muestran las caracterı́sticas principales de
ambos transistores.

Caracterı́stica 2N3819 2N3820

VGS :Voltaje compuerta-fuente -25 V 20 V
VDG : Voltaje drenaje-compuerta 25 V -20 V
VGSof f : Voltaje cut off compuerta-fuente 8V -
IGF : Corriente de compuerta 10 mA 10 mA
IGSS : Corriente inversa de saturación de la compuerta 2 nA 20 nA
IDSS : Corriente máxima de drenaje 20 mA -15 mA

Tabla 4: Comparación de caracterı́sticas entre 2N3819 y 2N3820

2.5. Función de los capacitores de acople en un amplificador lineal

de tensión construido con transistores
Los condensadores son dispositivos que varı́an su impedancia en función de la frecuencia del
voltaje a los que son sometidos esto según la formula :
1
(5)
2πF C
Siendo C la capacidad del condensador en faradios y f la frecuencia de la tensión.
Por tanto, según la ecuación (5), el módulo de la impedancia aumenta cuando disminuye la
frecuencia. Si la frecuencia fuera 0, la impedancia serı́a infinito, lo que a efectos prácticos en
electrónica es un circuito abierto.[10] La función de los capacitores de acoplo en un amplificador
con transistores eliminan la componente que está en una señal continua esto debido que la
componente en una señal continua es igual a cero esto actúa como un filtro pasa alto debido
que los capacitores tienen una impedancia muy grande que como ya se mencionó impide el paso
de la continua señal, la función del filtro pasa alto en este caso serı́a atenuar las señales cuyas
frecuencias sean inferiores a la de corte.

2.6. Par Darlington y su función

Un par Darlington es un par de transistores BJT, opera como una sola unidad con una
ganancia de corriente muy elevadas. Por lo general estos pares son muy utilizados es circuitos
integrados lineales, como en amplificadores operacionales o en etapas de salida de amplificadores
de potencia. Una de las funciones principales del par Darlington es aportar una ganancia bas-
tante en comparación a la que podrı́a generar un solo transistor esto debido a su configuración
de muchos transistores conectados.

9
 Figura 8: Par Darlington [4]

2.7. Capacitancias parásitas de las uniones PN para el ancho de

banda de un amplificador
BJT y FET. En general los valores de dichas capacitancias rondan los picofarads o femto-
farads. Para el caso de los FETS se tendrá a Cgs (10 a 50 fF), Cgd (0.1 a 0.5 fF) y Cds [5]. En
hojas de fabricantes se pueden ver como:

Figura 9: : Diagrama del equivalente en pequeña señal del MOSFET [5]

2.8. Capacitancia de Miller

Los elementos capacitivos como las capacitancias (internas) entre terminales del elemento
activo y la capacitancia de los cables de conexión son muy importantes en la región de alta
frecuencia. Se tiene que para amplificadores inversores, la capacitancia de la salida y la entrada
se verá incrementada en un nivel de capacitancia sensible a la capacitancia entre las terminales
de entrada y salida del elemento activo y la ganancia del amplificador[4]

10
Figura 10: : Red utilizada para la derivación de la ecuación para la capacitancia Miller de
entrada, donde C es la capacitancia de realimentación.

3. Diseño
3.1. Amplificador JFET de Drenaje Común
3.1.1. Enunciado
Diseñe un amplificador de drenaje común utilizando un transistor 2N3819 que cumpla con
las siguientes especificaciones:

Ganancia de tensión mayor o igual a 0.8

Impedancia de entrada mayor o igual a 20 kΩ

Impedancia de salida menor o igual a 2 kΩ

Frecuencia de corte en bajo menor o igual a 5kHz

3.1.2. Análisis en DC
Se inicia con el análisis en corriente continua, para ello en la figura 11 se observa el am-
plificador JFET en una configuración de drenaje común. Para iniciar el análisis se escoge la
resistencia de carga RL y la corriente de operación de drenaje ID , la tensión de entrada es dada
por el enunciado Vi y las demás variables se obtienen de la hoja de fabricante del 2N3819:

RL = 1M Ω

Vi = 12V

IDQ = 1mA

IDSS = 20mA

VGSof f = 8V

Se debe encontrar RS , para esto se utilizara primero la ecuación de Shockley (6), que
relaciona las corrientes de drenaje ID y saturación IDSS , con esta ecuación se puede despejar
el voltaje compuerta-fuente VGS como se observa en (7):
VGS
ID = IDSS (1 − )2 (6)
VGSof f

11
 Figura 11: Amplificador JFET en configuración de drenaje común [2]

r
ID
VGS = VGSof f ( − 1) (7)
IDSS
Ahora, se puede obtener otra expresión para VGS a partir del diagrama de la figura 11. Para
ello, se puede hacer una LTK en la parte de abajo del circuito:

− VG + VGS + VS = 0 (8)

− RG ∗ IG + VGS + RS ∗ ID = 0 (9)
Como en este punto IG = 0A si se sustituye en la ecuación (9) y se despeja VGS , se obtiene
la ecuación (10).

VGS = −RS ∗ ID (10)

Sustituyendo (10) en (7):
r
ID
− RS ID = VGSof f ( − 1) (11)
IDSS
Despejando RS :
q
ID
VGSof f ( IDSS − 1)
RS = − (12)
ID
Sustituyendo todos los valores conocidos en (12) se obtiene el valor de RS :

RS = 6211,14Ω (13)
Como deben utilizarse valores comerciales entonces se decide utilizar tres resistencias en
serie:

RS = 5600 + 510 + 100 = 6210Ω (14)

12
3.1.3. Análisis en AC
En pequeña señal la configuración de drenaje común es como la que se muestra en la figura
12

Figura 12: Amplificador JFET en configuración de drenaje común en pequeña señal [2]

13
 En este análisis, se debe obtener el valor de la transconductancia, denotada como gm , la
cual está dada por la ecuación (15):
r
2IDSS IDQ
gm = (15)
|VGSof f | IDSS
Tomando en cuenta que IDQ = ID se puede obtener el valor de la transconductancia:

gm = 1,12mS (16)
Ahora bien, se puede calcular el valor de rd , sabiendo que en la ecuacion (17) YOS = 50µS
por la hoja del fabricante.
1
rd = = 20kΩ (17)
YOS
Si se observa la parte izquierda del circuito 12 donde se encuentre la tensión de entrada, la
compuerta G y RG , se puede ver que se cumple:

Zi = RG (18)
Tomando en cuenta los requerimientos del enunciado la impedancia de entrada debe ser
mayor o igual a 20kΩ, por lo que se asignara a RG un valor mayor y que sea valor comercial:

RG = 33kΩ (19)
Ahora que se cumple con la condición de impedancia de entrada, nos enfocaremos en la
condición para la impedancia de salida. Para obtenerla, se realiza una LCK en el nodo de la
fuente, tomando Vi = 0V y Vo = −Vgs , pues Vo está en paralelo a Vo y la compuerta queda
conectada a tierra. La LCK se muestra en la ecuación (20):
Vo Vo
Io + gm Vgs = Ird + IRs = + (20)
rd RS
Podemos despejar Io para tener una relación con Vo
Vo Vo
Io = + − gm Vgs (21)
rd RS
1 1
Io = Vo ( + ) − gm (−Vo ) (22)
rd RS
1 1
Io = Vo ( + + gm ) (23)
rd RS
Entonces la impedancia de salida:
Vo 1
Zo = = 1 1 1 (24)
Io ( rd + RS
+ 1/gm
)
Entonces calculando Zo a partir de la ecuación (24) se obtiene que su valor es:

Zo = 558,34Ω (25)
En la ecuación (25) se muestra que la impedancia de salida cumple la condición de ser menor
o igual a 2kΩ. Seguidamente, se debe comprobar la condición de que la ganancia de tensión sea
mayor o igual a 0.6, en este sentido se va a obtener la ganancia de tensión haciendo una LTK
de todo el circuito, como se muestra en la ecuación (26):

14
 Vgs = Vi − Vo (26)
Sabiendo que:

Vo = gm Vgs (rd ||RS ) (27)

Sustituyendo (26) en (27):

Vo = gm (Vi − Vo )(rd ||RS ) (28)

Vo (1 + gm (rd ||RS )) = gm Vi (rd ||RS ) (29)

Vo gm (rd ||RS )
Av = = (30)
Vi 1 + gm (rd ||RS )

Av = 0,84 (31)
De esta forma, la ecuación (31) muestra que se cumple con la condición de que la ganancia
de tensión sea mayor o igual a 0.6
Finalmente, se debe utilizar la ultima condición de diseño que indica que la frecuencia de
corte mı́nima tiene que ser igual o menor a 5kHz, en este caso usaremos una frecuencia de corte
mı́nima de 1.5kHz, esta condición nos dará los valores que se deben usar para los capacitores.
Entonces usando la relación de frecuencia de la ecuación 32
1
fcminima = (32)
2πCi Ri
En la ecuación 32, Ci es el capacitor externo y Ri es la carga vista desde el capacitor.
Entonces para el primer capacitor C1 , Ri = Zi entonces:
1
C1 = = 3,21nF (33)
2πfcminima Zi
Para utilizar valores comerciales en (35) se elige entonces:

C1 = 2,2nF + 1nF = 3,2nF (34)

Ahora para el capacitor C2 la resistencia que ve es Zo + RL :
1
C2 = = 106pF (35)
2πfcminima (Zo + RL )
Para utilizar valores comerciales en (35) se elige entonces:

C2 = 100pF (36)

3.1.4. Verificación en TINA

Una vez se tienen todos los valores, el circuito en TINA, se presenta en la figura 13
Se puede verificar que la ganancias Av es mayor a 0.8, pues como muestra la figura 14 es
de 0.86, lo cual esta muy cerca del valor teórico obtenido que habı́a sido 0.84.
Por otro lado, también puede observarse que la frecuencia de corte es menor a 5kHz, ya que
en la figura 15 al hacer un barrido de frecuencias se obtiene que la frecuencia de corte es de
2.89kHz, lo que cumple el requerimiento indicado.

15
Figura 13: Circuito del amplificador con transistor JFET en configuración de de emisor común

Finalmente, al obtener la corriente de operación ID como se muestra en la figura 16 la

ID = 1,06mA, la que se habia propuesto era de ID = 1mA por lo que solo se tiene un error
de 5.6 % que puede deberse a los redondeos de los componentes a la hora de utilizar valores
comerciales.

16
Figura 14: Entrada y salida del circuito amplificador con JFET en configuración de de emisor
común

Figura 15: Barrido en frecuencia del amplificador con transistor JFET en configuración de de
emisor común

Figura 16: Corriente ID del amplificador con transistor JFET en configuración de de emisor
común

17
3.2. Amplificador BJT de Emisor Común
Tomando en cuenta las condiciones que deben cumplirse, se definen las siguientes condiciones
para trabajar con el amplificador:

Ganancia de tensión igual a 25.

Impedancia de entrada mayor o igual a 5 veces la impedancia de salida del amplificador

JFET de la etapa anterior.

Frecuencia de corte en bajo menor o igual a 5 kHz.

Para esta parte debe recordarse que el amplificador BJT tiene la forma mostrada en la
figura 17:

Figura 17: Esquemático del amplificador BJT en emisor común

Tomando el valor de vcc de 12 v , en base a la hoja del fabricante a partir de los valores
máximos y mı́nimos elegimos una corriente de colector de IC= 1 mA y beta =175 se obtiene
lo siguiente:
VT
RE = = 26Ω (37)
IC
Tomamos un RE mucho mayor ası́ que tendrı́amos de RE= 4kΩ, Sabemos que Av = Vo/Vi
por mallas y usando estos valores para encontrar RC tenemos:

18
 −RC ||RL
Vo = VT
(38)
IC
+ RE
El circuito necesita una ganancia de 25 al despejar Rc= 7099Ω, y encontramos el valor de
RB por LTK tomando :
IE = (β + 1)IB (39)
con IB= IC/β
RB= 1.3MΩ
Para el calculo de las impedencias necesitamos encontrar el valor de los dos capacitores,
para el capacitor C1 se usa como impedancia de entrada 5 veces la impedancia de salida que
se obtuvo en el amplificador JFET, es decir, Zin = 2791, 7 Ω utilizando la ecuación 40
1
f≤ (40)
2πC1 (Zin
Como la frecuencia debe ser menor o igual a 5kHz, al despejar C1 se obtiene:

C1 = 11,4nF (41)
Para el capacitor C2 se usa la misma impedancia de salida que se obtuvo en el amplificador
JFET, utilizando la ecuacion 42
1
f≤ (42)
2πC2 (Zout + RL
Como la frecuencia debe ser menor o igual a 5kHz, al despejar C2 se obtiene:

C2 = 31,81pF (43)

3.2.1. Verificación en Tina

Con los cálculos obtenidos se procede a realizar el circuito de la figura 18 en TINA:

19
 Figura 18: Circuito del amplificador con BJT

Al hacer el barrido en frecuencias puede observarse en la figura 19 que la frecuencia de corte

es de 5kHz por lo que se cumple con el requerimiento establecido en este punto.
Para el punto de operación, el VCE = 4,89V y como se observa en la figura 20 el obtenido
con la simulación es VCE = 5,16V , lo cual es bastante cercano y solo representa un error del
5.2 %. Por otro lado la corriente Ic = 1,22mA lo cual es muy cerca del valor teorico de 1mA.
Finalmente puede comprobarse que la ganancia de tension es efectivamente 25, en la figura
21

20
Figura 19: Barrido en frecuencia en el amplificador con BJT

Figura 20: Punto de operación, Vce e Ic

21
Figura 21: Ganancia de voltaje del amplificador con BJT

22
4. Lista de equipos
La lista de equipos utilizados en el experimento se muestra

Tabla 5: Lista de equipos

Equipo Modelo Sigla

Osciloscopio Digital TEKTRONIX TDS109B 280583
Generador de Señales Agilent 332100A 343474
Medidor multifunción Agilent 33405A 329742
Fuente DC Digital Agilent E3630A 193388
Fuente DC Analógica TEKTRONIX CPS250 326004

23
5. Lista de componentes
La lista de componentes utilizados en el experimento se muestra en la Tabla 5.

Tabla 6: Lista de componentes

Componente Sigla Valor nominal Valor real Potencia

Transistor 2N 3819(N T E312) - - -
Resistor RS 603.03 Ω 560 Ω 0.25 W
Resistor RS - 39 Ω 0.25 W
Resistor RS - 4.7 Ω 0.25 W
Resistor RG 33 kΩ 33 kΩ 0.25 W
Capacitor C1 3.2 nF 2.2 nF −
Capacitor C1 - 1 nF −
Capacitor C2 106 pF 100 pF
Transistor 2N 2222A - - -
Capacitor C3 11.4 nF 10nF
Capacitor C3 - nF 1nF
Capacitor C4 31.8 pF 33 pF
Resistor R1 1.3 M Ω 1.2 M Ω 0.25 W
Resistor R1 -Ω 100 k Ω 0.25 W
Resistor RC 7k Ω 6.8K Ω 0.25 W
Resistor RE 260 Ω 270 Ω 0.25 W
Resistor R4 1M Ω 1M Ω 0.25 W

24
 Referencias
[1] J. M. Castillo, Electrónica. Editex, 1 2017.

[2] R. L. Boylestad and L. Nashelsky, Electronica teoria de circuitos y dispositivos electro-

nicos. Mexico: Pearson Educacion, 2015, [Link]
electrc3b3nica-teorc3ada-de-circuitos-y-dispositivos-electrc3b3nicos [Link].

[3] A. G. Joaquı́n Caballar. (2001) Tecnologı́a y componentes electrónicos y fotonicos.

libro de practicas. [Online]. Available: [Link] 1T/Pracs/
LIBRO 10 oct [Link]

[4] R. Boylestad, Electronica : teoria de circuitos. Mexico:

PrenticeH allHispanoamericana, 1997.

[5] D. Neaman., Microelectronics Circuit Analysis and design. McGraw-Hill Science Engineering,
2007.

[6] W. Celis, Transistores de efecto de campo (FET), en Electrónica sin barreras. Bogotá,
Colombia: Ediciones Universidad Cooperativa de Colombia, 2018, ch. 5, pp. 151–170, https:
//[Link]/[Link]/ucc/catalog/download/65/55/494?inline=1.

[7] N. E. Inc. Nte123a (npn) nte159m (pnp) silicon complementary transistors general purpose.
[Online]. Available: [Link]

[8] F. Semiconductor. Preview pdf download html 2n3819 datasheet(pdf) 1 page - fairchild semi-
conductor. [Online]. Available: ttps://[Link]/html-pdf/171937/FAIRCHILD/
2N3819/485/1/[Link]

[9] ——. 2n3820 datasheet(pdf) 2 page - fairchild semiconductor. [Online]. Available:

[Link]

[10] E. Gómez. (2017) Condensador de acoplo su uso y cálculo. [Online]. Available:

[Link]

25
6. Anexos

26
 2N3820
2N3820

P-Channel General Purpose Amplifier

• This device is designed primarily for low level audio and general
purpose applications with high impedance signal sources.
• Sourced from process 89.

1
TO-92

1. Drain 2. Gate 3. Source

Epitaxial Silicon Transistor

Absolute Maximum Ratings* TC=25°C unless otherwise noted
Symbol Parameter Ratings Units
VDG Drain-Gate Voltage -20 V
VGS Gate-Source Voltage 20 V
IGF Forward Gate Current 10 mA
TSTG Storage Temperature Range -55 ~ 150 °C
* This ratings are limiting values above which the serviceability of any semiconductor device may be impaired.

NOTES:
1) These rating are based on a maximum junction temperature of 150 degrees C.
2) These are steady limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

Electrical Characteristics TC=25°C unless otherwise noted

Symbol Parameter Test Condition Min. Typ. Max. Units
Off Characteristics
V(BR)GSS Gate-Source Breakdwon Voltage IG = 10µA, VDS = 0 20 V
IGSS Gate Reverse Current VGS = 10V, VDS = 0 20 nA
VGS(off) Gate-Source Cutoff Voltage VDS = -10V, ID = -10µA 8.0 V
On Characteristics
IDSS Zero-Gate Voltage Drain Current * VDS = -10V, VGS = 0 -0.3 -15 mA
Small Signal Characteristics
gfs Forward Transfer Conductance VDS = -10V, VGS = 0, f = 1.0KHz 800 5000 µmhos
Ciss Input Capacitance VDS = -10V, VGS = 0, f = 1.0KHz 32 pF
Crss Reverse Transfer Capacitance VDS = -10V, VGS = 0, f = 1.0KHz 16 pF
* Pulse Test: Pulse Width ≤ 300ms, Duty Cycle ≤ 2%

Thermal Characteristics TA=25°C unless otherwise noted

Symbol Parameter Max. Units
PD Total Device Dissipation 350 mW
Derate above 25°C 2.8 mW/°C
RθJC Thermal Resistance, Junction to Case 125 °C/W
RθJA Thermal Resistance, Junction to Ambient 357 °C/W
* Device mounted on FR-4 PCB 1.6” × 1.6” × 0.06”

©2002 Fairchild Semiconductor Corporation Rev. A1, December 2002

 2N3820
Package Dimensions

TO-92
+0.25
4.58 –0.15

4.58 ±0.20

0.46 ±0.10
14.47 ±0.40

+0.10
1.27TYP 1.27TYP 0.38 –0.05
[1.27 ±0.20] [1.27 ±0.20]

3.60 ±0.20
3.86MAX

(0.25)
+0.10
0.38 –0.05
1.02 ±0.10

(R2.29)

Dimensions in Millimeters

©2002 Fairchild Semiconductor Corporation Rev. A1, December 2002

 TRADEMARKS

The following are registered and unregistered trademarks Fairchild Semiconductor owns or is authorized to use and is not
intended to be an exhaustive list of all such trademarks.

ACEx™ FACT™ ImpliedDisconnect™ PACMAN™ SPM™

ActiveArray™ FACT Quiet series™ ISOPLANAR™ POP™ Stealth™
Bottomless™ FAST® LittleFET™ Power247™ SuperSOT™-3
CoolFET™ FASTr™ MicroFET™ PowerTrench® SuperSOT™-6
CROSSVOLT™ FRFET™ MicroPak™ QFET™ SuperSOT™-8
DOME™ GlobalOptoisolator™ MICROWIRE™ QS™ SyncFET™
EcoSPARK™ GTO™ MSX™ QT Optoelectronics™ TinyLogic™
E2CMOS™ HiSeC™ MSXPro™ Quiet Series™ TruTranslation™
EnSigna™ I2C™ OCX™ RapidConfigure™ UHC™
Across the board. Around the world.™ OCXPro™ RapidConnect™ UltraFET®
The Power Franchise™ OPTOLOGIC® SILENT SWITCHER® VCX™
Programmable Active Droop™ OPTOPLANAR™ SMART START™

DISCLAIMER
FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY
PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY
LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN;
NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

LIFE SUPPORT POLICY

FAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT
DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF FAIRCHILD SEMICONDUCTOR
CORPORATION.
As used herein:
1. Life support devices or systems are devices or systems 2. A critical component is any component of a life support
which, (a) are intended for surgical implant into the body, device or system whose failure to perform can be
or (b) support or sustain life, or (c) whose failure to perform reasonably expected to cause the failure of the life support
when properly used in accordance with instructions for use device or system, or to affect its safety or effectiveness.
provided in the labeling, can be reasonably expected to
result in significant injury to the user.

PRODUCT STATUS DEFINITIONS

Definition of Terms

Datasheet Identification Product Status Definition

Advance Information Formative or In This datasheet contains the design specifications for
Design product development. Specifications may change in
any manner without notice.

Preliminary First Production This datasheet contains preliminary data, and

supplementary data will be published at a later date.
Fairchild Semiconductor reserves the right to make
changes at any time without notice in order to improve
design.

No Identification Needed Full Production This datasheet contains final specifications. Fairchild
Semiconductor reserves the right to make changes at
any time without notice in order to improve design.

Obsolete Not In Production This datasheet contains specifications on a product

that has been discontinued by Fairchild semiconductor.
The datasheet is printed for reference information only.

©2002 Fairchild Semiconductor Corporation Rev. I1

 2N3819
2N3819

N-Channel RF Amplifier
• This device is designed for RF amplifier and mixer applications
operating up to 450MHz, and for analog switching requiring low
capacitance.
• Sourced from process 50.

1
TO-92

1. Drain 2. Gate 3. Source

Epitaxial Silicon Transistor

Absolute Maximum Ratings* TC=25°C unless otherwise noted
Symbol Parameter Ratings Units
VDG Drain-Gate Voltage 25 V
VGS Gate-Source Voltage -25 V
ID Drain Current 50 mA
IGF Forward Gate Current 10 mA
TSTG Storage Temperature Range -55 ~ 150 °C
* This ratings are limiting values above which the serviceability of any semiconductor device may be impaired.

NOTES:
1) These rating are based on a maximum junction temperature of 150 degrees C.
2) These are steady limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.

Electrical Characteristics TC=25°C unless otherwise noted

Symbol Parameter Test Condition Min. Typ. Max. Units
Off Characteristics
V(BR)GSS Gate-Source Breakdwon Voltage IG = 1.0µA, VDS = 0 25 V
IGSS Gate Reverse Current VGS = -15V, VDS = 0 2.0 nA
VGS(off) Gate-Source Cutoff Voltage VDS = 15V, ID = 2.0nA 8.0 V
VGS Gate-Source Voltage VDS = 15V, ID = 200µA -0.5 -7.5 V
On Characteristics
IDSS Zero-Gate Voltage Drain Current VDS = 15V, VGS = 0 2.0 20 mA
Small Signal Characteristics
gfs Forward Transfer Conductance VDS = 15V, VGS = 0, f = 1.0KHz 2000 6500 µmhos
goss Output Conductance VDS= 15V, VGS = 0, f = 1.0KHz 50 µmhos
yfs Forward Transfer Admittance VDS= 15V, VGS = 0, f = 1.0KHz 1600 µmhos
Ciss Input Capacitance VDS = 15V, VGS = 0, f = 1.0KHz 8.0 pF
Crss Reverse Transfer Capacitance VDS = 15V, VGS = 0, f = 1.0KHz 4.0 pF

Thermal Characteristics TA=25°C unless otherwise noted

Symbol Parameter Max. Units
PD Total Device Dissipation 350 mW
Derate above 25°C 2.8 mW/°C
RθJC Thermal Resistance, Junction to Case 125 °C/W
RθJA Thermal Resistance, Junction to Ambient 357 °C/W
* Device mounted on FR-4 PCB 1.5” × 1.6” × 0.06”

©2002 Fairchild Semiconductor Corporation Rev. A1, December 2002

 2N3819
Package Dimensions

TO-92
+0.25
4.58 –0.15

4.58 ±0.20

0.46 ±0.10
14.47 ±0.40

+0.10
1.27TYP 1.27TYP 0.38 –0.05
[1.27 ±0.20] [1.27 ±0.20]

3.60 ±0.20
3.86MAX

(0.25)
+0.10
0.38 –0.05
1.02 ±0.10

(R2.29)

Dimensions in Millimeters

©2002 Fairchild Semiconductor Corporation Rev. A1, December 2002

 TRADEMARKS

The following are registered and unregistered trademarks Fairchild Semiconductor owns or is authorized to use and is not
intended to be an exhaustive list of all such trademarks.

ACEx™ FACT™ ImpliedDisconnect™ PACMAN™ SPM™

ActiveArray™ FACT Quiet series™ ISOPLANAR™ POP™ Stealth™
Bottomless™ FAST® LittleFET™ Power247™ SuperSOT™-3
CoolFET™ FASTr™ MicroFET™ PowerTrench® SuperSOT™-6
CROSSVOLT™ FRFET™ MicroPak™ QFET™ SuperSOT™-8
DOME™ GlobalOptoisolator™ MICROWIRE™ QS™ SyncFET™
EcoSPARK™ GTO™ MSX™ QT Optoelectronics™ TinyLogic™
E2CMOS™ HiSeC™ MSXPro™ Quiet Series™ TruTranslation™
EnSigna™ I2C™ OCX™ RapidConfigure™ UHC™
Across the board. Around the world.™ OCXPro™ RapidConnect™ UltraFET®
The Power Franchise™ OPTOLOGIC® SILENT SWITCHER® VCX™
Programmable Active Droop™ OPTOPLANAR™ SMART START™

DISCLAIMER
FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY
PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY
LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN;
NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.

LIFE SUPPORT POLICY

FAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT
DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF FAIRCHILD SEMICONDUCTOR
CORPORATION.
As used herein:
1. Life support devices or systems are devices or systems 2. A critical component is any component of a life support
which, (a) are intended for surgical implant into the body, device or system whose failure to perform can be
or (b) support or sustain life, or (c) whose failure to perform reasonably expected to cause the failure of the life support
when properly used in accordance with instructions for use device or system, or to affect its safety or effectiveness.
provided in the labeling, can be reasonably expected to
result in significant injury to the user.

PRODUCT STATUS DEFINITIONS

Definition of Terms

Datasheet Identification Product Status Definition

Advance Information Formative or In This datasheet contains the design specifications for
Design product development. Specifications may change in
any manner without notice.

Preliminary First Production This datasheet contains preliminary data, and

supplementary data will be published at a later date.
Fairchild Semiconductor reserves the right to make
changes at any time without notice in order to improve
design.

No Identification Needed Full Production This datasheet contains final specifications. Fairchild
Semiconductor reserves the right to make changes at
any time without notice in order to improve design.

Obsolete Not In Production This datasheet contains specifications on a product

that has been discontinued by Fairchild semiconductor.
The datasheet is printed for reference information only.

©2002 Fairchild Semiconductor Corporation Rev. I1