Universidad Nacional de Rosario

Facultad de Ciencias Exactas, Ingeniería y Agrimensura

Escuela de Ingeniería Electrónica
Departamento de Electrónica

ELECTRÓNICA III

PLL
LAZOS DE FIJACIÓN DE FASE
Federico Miyara

vi

T3 T4
D5
t
D1
T11
T9 D6
9 D3
vc Ω
8,4 kΩ
T5
T10
D4
T6 T7 I" Ω
2,6 kΩ

530 Ω 530 Ω
t

Segunda Edición - 2005

B04.01

Riobamba 245 bis http://www.fceia.unr.edu.ar/enica3

2000 Rosario TEL 0341 4808543
Argentina FAX 0341 4802654
Código interno de publicación: B04.01
Primera edición: 2000
Segunda edición corregida y ampliada: 2005
Publicado en Internet
Rosario, Argentina
Año 2005
http://www.fceia.unr.edu.ar/enica3/pll.pdf
 PLL
LAZOS DE FIJACIÓN DE FASE

1. Introducción
Un lazo de fijación de fase (PLL, siglas en inglés de phase locked loop) es un cir-
cuito capaz de generar una oscilación cuya fase con respecto a una señal de entrada se
mantiene acotada, contando para ello con una realimentación que compara la fase de las
dos señales y actúa modificando la frecuencia de la oscilación generada. En la figura 1
se muestra un esquema muy simplificado del mismo.

vc
f1 Oscilador
v1 Comparador KD⋅∆ϕ Ampl. controlado
f2
v2
de fase v3 por tensión

Figura 1. Diagrama esquemático de un lazo de fijación de fase

El comparador de fase produce, idealmente, una señal KD⋅∆ϕ proporcional a la di-

ferencia de fase entre la señal de entrada v1 y la señal v2 generada por el oscilador con-
trolado por tensión (VCO, siglas en inglés de voltage-controlled oscillator) que,
amplificada por el amplificador, se aplica a la entrada vc del VCO. Este último produce
una frecuencia f2 que varía linealmente con vc.
La situación de equilibrio se alcanza cuando la señal KD⋅∆ϕ amplificada por el
amplificador es tal que, aplicada al VCO, hace que éste oscile exactamente a la misma
frecuencia que la entrada. En efecto, si fuera, por ejemplo, f1 > f2, la diferencia de fase
iría en aumento, lo cual haría que f2 aumentara, tendiendo a acercarse a f1; y a la inversa
si f1 < f2.
Una primera aplicación interesante de este dispositivo es la demodulación de una
señal de frecuencia modulada, ya que vc es proporcional a f2, y por lo tanto a f1. Existen,
como veremos más adelante, otras aplicaciones, como la multiplicación de frecuencias,
o la recuperación del tono piloto en las señales de FM estereofónicas.

2. Estructura real de un PLL

En el esquema simplificado de la figura 1 supusimos la existencia de un elemento
de circuito capaz de comparar directamente las fases de las dos señales, produciendo
una señal proporcional a la diferencia de fases, KD⋅∆ϕ. Desgraciadamente no es posible
construir tal dispositivo, por lo cual se lo reemplaza por un circuito multiplicador (de-

04.01 1
Electrónica III PLL - Lazos de fijación de fase

nominado detector de fase multiplicativo) seguido por un filtro pasabajos. Si suponemos

que las dos señales que ingresan al mismo son

v1 (t ) = V1 sen ω1t (1)

v2 (t ) = V2 sen ω2t , (2)

entonces la multiplicación de estas señales conduce, aplicando conocidas identidades

trigonométricas, a
K
v3 (t ) = K v1 (t ) v2 (t ) = V1V2 [cos(ω1 − ω 2 )t − sen(ω1 + ω 2 )t ]. (3)
2
Si suponemos que ω1 − ω2 << ω1 + ω2, y que el filtro pasabajos tiene su frecuencia de
corte entre estas dos frecuencias, la frecuencia ω1 + ω2 se elimina, y entonces podemos
concluir que
K
v3 (t ) ≅ V1V2 cos(ω1 − ω2 )t . (4)
2
Pero (ω1 − ω2)t es precisamente la diferencia de fase ∆ϕ entre ambas señales, de donde

K
v3 (t ) ≅ V1V2 cos ∆ϕ . (5)
2
Esta relación se ha representado en la figura 2, donde se observa, además, que en las
proximidades de π/2 la relación es bastante lineal. En ese caso es posible aproximar aún
más la ecuación (5), que queda:
K
v3 ≅ V1V2 (π / 2 − ∆ϕ) = K D (π / 2 − ∆ϕ) . (6)
2

v3

KD

π ∆ϕ
π/2

Figura 2. Relación cosenoidal entre la salida v3 y la diferencia de fase

∆ϕ entre la señal de entrada y la del VCO. La línea de trazos es la
aproximación lineal

La alinealidad puede eliminarse si en lugar de utilizar un multiplicador lineal se

utiliza un circuito de tipo OR-exclusivo, cuya respuesta es

v3(t) = K sg(v1(t)) sg(v2(t)), (7)

2 B04.01
Federico Miyara Año 2005

donde sg(x) es la función signo. Suponiendo que las dos señales tienen semiperíodos
simétricos y que tienen un defasaje ∆ϕ, como se muestra en la figura 3(a), podemos
calcular el valor medio en un periodo como
1 T K (π − ∆ϕ) − K∆ϕ
V3 med = ∫
T 0
v3 (t )dt =
π
,

es decir
2K  π 
V3 med =  − ∆ϕ  , (8)
π 2 
relación indicada en la figura 3b.

sg(v1)
1
2π V3 med
ωt
K
sg(v2)
1
π
ωt ∆ϕ
∆ϕ π/2

v3
K

∆ϕ π π+∆ϕ 2π ωt

(a) (b)

Figura 3. Operación de un detector de fase OR-exclusivo. (a) Forma

de onda previa al filtrado. (b) Relación lineal entre la fase y la compo-
nente de baja frecuencia.

Lo anterior muestra que en la figura 1 podemos sustituir el comparador de fase

por un detector de fase multiplicativo y un filtro pasabajos, como se ve en la figura 4.

vc
f1 Oscilador
v1 Detector Filtro KD⋅∆ϕ f2
Ampl. controlado v2
de fase Pasabajos v2 por tensión

Figura 4. Diagrama esquemático de un lazo de fijación de fase po-

niendo de manifiesto la estructura del comparador de fase.

NOTA: El razonamiento anterior se hizo suponiendo que tanto ω1 como ω2 eran constantes. Si
son variables, ya no es cierto que ϕ = ω⋅t, sino que ϕ = ∫ω dt, o, lo que es lo mismo,
ω(t) = ϕ’(t) (ver Apéndice 1).

B4.01 3
Electrónica III PLL - Lazos de fijación de fase

La aproximación (6) es válida sólo cuando la diferencia de fase se encuentra pró-

xima π/2. Para diferencias de fase cercanas a π o a 0 el comparador de fase exhibe un
comportamiento alineal y tiende a saturarse. ¿Qué sucede en ese caso? Simplemente, la
realimentación se interrumpe, las frecuencias dejan de ser iguales, y entonces la fase
salta periódicamente entre valores positivos y negativos, tendiendo a un promedio nulo.
Lo mismo sucede en el caso del detector OR-exclusivo cuando el defasaje intenta ir por
debajo de 0 o por encima de π. En este caso se dice que el PLL funciona desengancha-
do. Dado que el VCO recibe una tensión nula, en el caso ideal produciría a su salida una
señal de frecuencia también nula. Sin embargo, por razones de orden práctico que ve-
remos enseguida conviene que, con entrada nula, genere alguna frecuencia no nula, que
se denomina frecuencia libre.

3. PLL en seguimiento
En la zona de operación lineal del detector de fase (zona de seguimiento) el PLL
se comporta como un sistema lineal y es posible determinar su transferencia frecuencia-
tensión por medio de la teoría de sistemas lineales. Para ello es conveniente tener en
cuenta la relación que existe entre la fase y la frecuencia, ya que la “entrada” del siste-
ma será la frecuencia de la señal de entrada, mientras que la comparación se efectuará
en fase. Tenemos (Apéndice 1):

ϕ(t ) = ∫ ω(t ) dt (9)

que en transformada de Laplace corresponde a

1
Φ( s) = Ω( s ) . (10)
s
A fin de evitar confusiones, es importante señalar que en este tipo muy particular
de sistemas consideramos que la señal de entrada es una frecuencia, que a su vez podría
variar periódicamente con otra frecuencia. Por ejemplo, físicamente podría tratarse de
una señal senoidal cuya frecuencia varía entre 9 kHz y 11 kHz a razón de 100 veces por
segundo, es decir, una portadora de 10 kHz modulada en frecuencia mediante una señal
moduladora de 100 Hz. Para el PLL, la señal será la frecuencia variable entre 9 kHz y
11 kHz, y su frecuencia será 100 Hz. La frecuencia implícita en la variable de Laplace s
corresponde a esta última, es decir, la frecuencia con que varía la frecuencia.
En la figura 5 (a) se muestra la interconexión de bloques que resulta, obtenida re-
ordenando los bloques de la figura 3 e incluyendo la relación (10). F(s) es la función
transferencia del filtro. En la figura 5 (b) las dos integraciones 1/s han quedado absorbi-
das en una sola dentro del camino directo.
De esta figura puede obtenerse la función de transferencia del PLL aplicando la
fórmula para la transferencia de un sistema realimentado:

KD A
F (s)
VO ( s ) s 1 1
= = . (11)
Ω i ( s) K OSC K D A K OSC s 1
1 + F ( s) 1 +
s K OSC K D A F ( s )

4 B04.01
Federico Miyara Año 2005

+ Φε KDΦε KDA F(s) Φε

Ωi(s) 1/s KD F(s) A Vo(s)
−

ΦOSC ΩOSC = KOSCVo

1/s KOSC

(a)

+ Ωε Φε KDΦε KDA F(s) Φε

Ωi(s) 1/s KD F(s) A Vo(s)
−

ΩOSC = KOSCVo
KOSC

(b)

Figura 5. Diagrama esquemático de un lazo de fijación de fase linea-

lizado. (a) Poniendo de manifiesto la relación entre frecuencia y fase.
(b) Reordenado para simplificar el análisis.

A fin de lograr una mejor comprensión de la fórmula anterior, analizaremos pri-

mero el caso ideal, que es más simple.

3.1. El caso ideal

En el caso ideal planteado en la sección 1, el comparador de fase producirá una

tensión proporcional al error de fase sin necesidad de ningún filtrado posterior, por lo
cual podríamos tomar F(s) = 1, resultando:

V0 ( s ) 1 1
= . (12)
Ω i ( s) K OSC s
1 +
K OSC K D A

Vemos que el PLL se comporta inherentemente como un pasabajos, cuya frecuencia

angular de corte es

ω PLL = K OSC K D A . (13)

Como puede apreciarse, la frecuencia de corte será tanto mayor cuanto mayor sea la
ganancia del lazo. Este comportamiento es coherente con el hecho de que estamos rea-
limentando un sistema con un polo (la integración) y por lo tanto su producto ganancia
por ancho de banda es constante.
B4.01 5
Electrónica III PLL - Lazos de fijación de fase

NOTA: Observemos que esta frecuencia de corte no es relativa a la señal física de en-
trada, sino a su frecuencia. En otras palabras, si la frecuencia es constante (es decir, si
la frecuencia de variación de la frecuencia es 0), no existirá atenuación con respecto a la
transferencia ideal 1/KOSC. Si ahora la frecuencia empieza a variar, mientras la frecuen-
cia de variación se mantenga por debajo de ωPLL no habrá atenuación, pero por encima
de ωPLL (es decir, cuando la frecuencia varíe muy rápidamente), la amplitud de la ten-
sión de salida comenzará a reducirse.

Supongamos ahora una señal cuya frecuencia varía senoidalmente alrededor de

una frecuencia central ω0, alejándose de ésta en ± ∆ωmáx :

ωi (t ) = ω0 + ∆ω máx sen ω m t , (14)

donde ωm es la frecuencia de variación de la frecuencia. Si aplicamos la ecuación (12),

podemos obtener la tensión de salida en régimen permanente:

ω0 ∆ω máx 1
v0 (t ) = + sen (ω m t + θ) , (15)
K OSC K OSC 2
 ωm 
1 +  
K K A
 OSC D 

donde

ωm
θ = − arctg . (16)
K OSC K D A

Es interesante ahora obtener la frecuencia generada por el VCO, que es la que re-
sulta comparada con la de la entrada. Para ello basta multiplicar por KOSC:

1
ωVCO (t ) = ω0 + ∆ω máx sen (ω m t + θ) , (17)
2
 ωm 
1 +  
 K OSC K D A 

Si recordamos la ecuación (14) comprobaremos que ωVCO ≠ ωi excepto si ωm << ωPLL,

como se muestra en la figura 6. Esto parecería estar en contradicción con el análisis in-
tuitivo que habíamos hecho en la sección 1, donde afirmábamos que en el equilibrio
ωVCO = ωi . Pero no es así, dado que en este caso, en el cual la frecuencia de entrada no
es constante, es más apropiado hablar de régimen permanente que de equilibrio. En la
figura 7 se muestran, además de las frecuencias ωi y ωVCO, las correspondientes formas
de onda.
Si la frecuencia de entrada fuera constante (y por consiguiente igual a ω0), la fre-
cuencia del VCO sería exactamente igual a la frecuencia de entrada, situación que sí
puede considerarse como de equilibrio. Es interesante vincular esto con la Teoría del
Control. En este caso, al haber una integración en la cadena directa (la que convierte
frecuencia en fase), cabe esperar que el error en continua sea nulo, por lo cual el resul-
tado obtenido antes intuitivamente y ahora por cálculo era esperable.

6 B04.01
Federico Miyara Año 2005

ω
ωi

ωVCO
ω0

t
(a)
ω
ωi
ωVCO
ω0

t
(b)
Figura 6. Frecuencias angulares de entrada (línea llena) y del VCO (línea de
trazos) en función del tiempo. (a) Para ωm << ωPLL. (b) Para ωm > ωPLL.

ωi ωVCO
ω0

t
(a)
vi

(b)
vVCO

(c)

Figura 7. (a) Frecuencias angulares de entrada (línea llena) y del

VCO (línea de trazos) en función del tiempo. (b) Tensión de entrada.
(c) Tensión del VCO. Compárese las gráficas (b) y (c) con la corres-
pondiente frecuencia de la gráfica (a). Obsérvese cómo la variación de
frecuencia en (c) es menor que en (b).

B4.01 7
Electrónica III PLL - Lazos de fijación de fase

Finalmente, calculemos el régimen transitorio ante una conmutación o salto de

frecuencia en la tensión de entrada. Este problema reviste importancia en la demodula-
ción de señales digitales FSK (frequency shift keying). Para ello, tengamos en cuenta
que la constante de tiempo del sistema es
1 1
τ = = (18)
ω PLL K OSC K D A

Entonces ante un salto de frecuencia desde ω1 a ω2 provocará una respuesta de tensión

−ω t
ω2 + (ω1 − ω 2 ) e − t / τ ω2 + (ω1 − ω 2 ) e PLL
v0 = = , (19)
K OSC K OSC

mientras que la frecuencia del VCO será

−ω t
ωVCO = ω2 + (ω1 − ω 2 ) e PLL . (20)

Vemos que el error final es nulo, como cabe esperar, nuevamente, de un sistema con
una integración en el camino directo. En la figura 8 se ilustra lo anterior.

ω
ωi
ω2
τ ωVCO
ω1

t
vi

vVCO

Figura 8. Transitorio de un PLL ante un salto de frecuencia, según la

ecuación (20). En las gráficas de abajo se muestran respectivamente la
forma de onda de la entrada, en la que se aprecia el cambio brusco de
frecuencia, y la del VCO, donde el cambio es más gradual.

8 B04.01
Federico Miyara Año 2005

3.2. El caso real

Cuando el comparador de fase no es ideal el filtro pasa a ser necesario. El caso

más simple es cuando se trata de un sencillo pasabajos RC como el de la figura 9 (a):

1
F ( s) = . (21)
1 + RCs

Reemplazando en la ecuación (11) se obtiene

V0 ( s ) 1 1
= , (22)
Ω i ( s) K OSC s
1 + (1 + RCs )
K OSC K D A

que puede reescribirse como

V0 ( s ) 1 1
= , (23)
Ω i ( s) K OSC 1 RC
1 + s + s2
K OSC K D A K OSC K D A

o bien

V0 ( s ) 1 1
= . (24)
Ω i ( s) K OSC s s2
1 + 2ξ +
ωn ωn 2

Esta transferencia es de segundo orden, siendo sus valores característicos

ωn = ω RC K OSC K D A , (25)

1 ω RC
ξ = . (26)
2 K OSC K D A

Debe tenerse en cuenta que ωRC debe ser relativamente pequeño, para poder filtrar la
frecuencia ωi + ωVCO ≅ 2ωi. Al mismo tiempo, como ωn determina el ancho de banda
resultante para el PLL, debe adoptarse lo suficientemente grande para permitir el paso

R1 R1

R2
C
C

(a) (b)

Figura 9. (a) Filtro pasabajos con un polo de primer orden. (b) Filtro
alternativo con un polo y un cero.

B4.01 9
Electrónica III PLL - Lazos de fijación de fase

de la máxima frecuencia de variación de la frecuencia de entrada. Esto en general impo-

ne limitaciones que se traducen en bajos valores de ξ. La consecuencia será un sistema
con una respuesta muy subamortiguada, lo cual no es deseable.
Como ejemplo, supongamos que la frecuencia de entrada está en torno de los
10 kHz, pero varía entre 9 kHz y 11 kHz a razón de 100 veces por segundo (100 Hz).
Para no provocar distorsiones sobre esta señal moduladora, podemos elegir fn = 500 Hz,
y para eliminar la frecuencia 2fi (que es del orden de 20 kHz) elegimos fRC << 20 kHz;
por ejemplo, fRC = 250 Hz. Para ello debe ser, según la ecuación (25),
KOSCKDA = 2π×1000 Hz. Resulta ξ = 0,25, que es demasiado bajo ya que produce
transitorios muy oscilantes. Un buen compromiso es proponer una respuesta de
Butterworth o máximamente plana, que se obtiene cuando ξ = 1 2 . En ese caso
resulta

ω RC = 2 K OSC K D A , (27)

y, entonces,
ωn = 2 K OSC K D A , (28)

o bien, teniendo en cuenta que para este valor de ξ la frecuencia de corte es igual a la
frecuencia natural,

ω PLL = 2 K OSC K D A . (29)

Esta ecuación es similar a la (13), con un factor multiplicativo 2 . Según veremos, en

algunos casos esta solución puede ser poco conveniente. Una segunda alternativa es
utilizar un filtro con un cero y un polo, como el indicado en la figura 9 (b), cuya transfe-
rencia es

1 + R2 Cs 1 + s / ω2
F (s) = = . (30)
1 + ( R1 + R2 )Cs 1 + s / ω1

Obsérvese que siempre es ω2 > ω1.

Si ahora reemplazamos la ecuación (30) en la (11) obtendremos la nueva expre-
sión para la transferencia del PLL:

V0 ( s ) 1 1
= , (31)
Ω i (s) K OSC s 1 + s / ω1
1 +
K OSC K D A 1 + s / ω 2

es decir,

V0 ( s ) 1 1 + s / ω2
= . (32)
Ω i (s) K OSC  1 1  1 2
1 +  +  s + s
K K
 OSC D A ω 2 ω1 K OSC K D A

Esta ecuación se diferencia de la (24) no sólo en que incorpora un cero, sino en que
permite independizar ωPLL de KOSCKDA manteniendo un ξ razonable. En efecto, por
simple inspección

10 B04.01
Federico Miyara Año 2005

ω PLL ≅ ωn = ω1 K OSC K D A , (33)

ξ = 1 ω  1
+
1 
, (34)
2 n K K A ω 2 
 OSC D
de donde se obtienen las siguientes ecuaciones de diseño para ξ = 1 2 (respuesta má-
ximamente plana):
K OSC K D A
( R1 + R2 )C = (35)
ω PLL 2

2 1
R2 C = − (36)
ω PLL K OSC K D A

Veremos luego que KOSCKDA está vinculado al rango de captura (es decir la banda de
frecuencias dentro de la cual el enganche es posible), de allí la utilidad de poder selec-
cionarlo independientemente de la frecuencia de corte.
Ante un escalón de frecuencia de entrada desde ω1 a ω2 (y suponiendo el cero
despreciable), la frecuencia del VCO tendrá una evolución transitoria dada por

ω1 − ω 2 − ξω t
ωVCO (t ) = ω 2 + e n cos 1 − ξ 2 ω n t − η  , (37)
1 − ξ 2  

donde η = arcsen ξ. Se aprecia una respuesta oscilatoria subamortiguada, que se ilustra

en la figura 10. En el caso en que ξ = 1 / 2 , el sobrepico es de 4,3 %, que es relativa-
mente pequeño. Nuevamente, por ser el sistema integrativo, el error final es nulo, es
decir que la frecuencia del PLL al alcanzar el estado de equilibrio coincide con la de
entrada.

ω
ωi
ω2
ωVCO
ω1

Figura 10. En línea de trazos, transitorio de frecuencia de un PLL con

filtro ante un salto de frecuencia de entrada. Debido a la integración
dentro del lazo, el error final es nulo.

EJEMPLO 1
Un PLL integrado LM565 alimentado con ± 6 V y funcionando a 10 kHz tiene
una constante KOSCKDA = 28200 1/s. Seleccionar los componentes del filtro para tener
ωPLL = 500 1/s utilizando como criterio que la respuesta sea máximamente plana.

B4.01 11
Electrónica III PLL - Lazos de fijación de fase

Solución: Aplicando la ecuación (36) resulta que R2C = 2,79 ms. Con este valor y
la ecuación (35) se obtiene R1C = 110 ms. Adoptando C = 1 µF resultan los valores de
la serie del 1% R1 = 110 kΩ y R2 = 2,80 kΩ.

4. Rango de captura del PLL

Vimos en la sección 2 que si la diferencia de fase entre la entrada de un PLL real
y la salida del VCO supera el rango del detector de fase el lazo de realimentación se
corta y el PLL no puede engancharse. En este caso el VCO oscilará a su frecuencia libre
ωo. Nos preguntamos ahora bajo qué condiciones el PLL vuelve a engancharse. Supon-
gamos para ello que se aplica a la entrada una señal de frecuencia ωi muy próxima a la
frecuencia libre ωo. En ese caso, de acuerdo con la ecuación (3), la salida del detector de
fase tendrá una componente de muy baja frecuencia, ωi − ωo, y otra de alta frecuencia,
ωi + ωo. Esta última será eliminada por el filtro pasabajos F(s), quedando la otra aplica-
da a la entrada del VCO según la ecuación (4). Dado que esta tensión es oscilante, en
algún momento la frecuencia del VCO coincidirá con la frecuencia de entrada. En ese
momento la tensión aplicada al VCO dejará de variar y se habrá producido el enganche
del PLL. Ahora supongamos que la frecuencia de entrada empieza a cambiar lentamen-
te. ¿Hasta cuándo podrá hacerlo sin que el lazo se desenganche? Hasta que la frecuencia
de entrada ωi sea tan diferente de la frecuencia libre que el VCO no pueda ya producir-
la, ya sea porque alcanzó su propio límite o porque el detector de fase (junto con el am-
plificador) no está en condiciones de suministrar la tensión requerida, (ωi − ωo)/KOSC.
El valor preciso depende de la naturaleza del detector y coincide con la máxima
tensión que éste puede producir. Para el caso del detector multiplicativo el límite será
una tensión igual a KDA (ver ecuación (6) y figura 2). En el caso del detector OR-
exclusivo (ecuación (8) y figura 3), el límite será KDAπ/2. En este caso deberá ser

ωi − ωo π
≤ KD A,
K OSC 2
es decir
π
ωi − ωo ≤ K OSC K D A . (38)
2

Los valores de frecuencia de entrada que satisfacen esta desigualdad constituyen el ran-
go de enganche o rango de seguimiento del PLL.
Determinemos ahora el rango de captura, un intervalo más restrictivo que indica
la máxima separación entre la frecuencia de entrada y la frecuencia libre para que se
produzca el enganche partiendo de una situación de desenganche (en el caso anterior
suponíamos que partíamos con el lazo enganchado). Para ello tengamos en cuenta que si
ωi − ωo es demasiado grande, la frecuencia de oscilación de la componente de baja fre-
cuencia dada en la ecuación (4) (reescrita reemplazando aquí KV1V2/2 por KD),

v3 (t ) ≅ K D cos(ω1 − ωo )t , (39)

12 B04.01
Federico Miyara Año 2005

puede no ser tan baja, y de hecho puede caer fuera de la banda de paso del filtro pasa-
bajos. A esa frecuencia la tensión de control del VCO, es decir, la salida del filtro am-
plificada, será

vc (t ) = K D A F ( j (ωi − ωo ) ) cos((ωi − ωo )t + ϕ) . (40)

Para que se produzca el enganche deberá cumplirse que

ωi − ωo π
≤ K D A F ( j (ω i − ωo ) ) ,
K OSC 2

es decir
π
ωi − ωo ≤ K OSC K D A F ( j (ωi − ωo ) ) . (41)
2
Este rango de captura es menor en general que el rango de enganche, debido a la ate-
nuación del filtro. Para un filtro sencillo con un polo y un cero esta desigualdad puede
resolverse en forma exacta. El cálculo puede simplificarse, sin embargo, acotando la
ganancia del filtro a su valor en infinito, ω1/ω2.
A la luz de los razonamientos anteriores, se concluye que dentro del rango de
captura sólo es posible un estado de equilibrio, correspondiente al PLL enganchado.
Fuera del rango de captura pero dentro del rango de enganche, son posibles dos situa-
ciones: enganchado u oscilando a la frecuencia libre, dependiendo si se entra en esa
región estando el PLL enganchado o no. Finalmente, fuera del rango de enganche, sólo
funcionará desenganchado (figura 11)

ωVCO

ωo

ωi
ωo
captura

enganche

Figura 11. Estados de equilibrio posibles para un PLL. ωo es la fre-

cuencia libre del VCO (la separación entre los caminos de ida y de
vuelta es sólo por claridad del dibujo).

EJEMPLO 2

En el PLL del ejemplo anterior determinar el rango de seguimiento y el rango de

captura.

B4.01 13
Electrónica III PLL - Lazos de fijación de fase

Solución: Procederemos en forma aproximada. La función filtrante F(jω) tiene un

máximo en continua y un mínimo en infinito igual a R2/(R1+R2) = 2,8/112,8 = 0,0248.
Con este valor, podemos aplicar la desigualdad (41), reconociendo que
F(jω) > 0,0248. Entonces el rango de captura será, por lo menos,

ωi − 2π⋅10000 ≤ π/2⋅28200⋅0,0248 = 1098,6 1/s ,

es decir 174,8 Hz. El valor obtenido resolviendo numéricamente (sin aproximar) la de-
sigualdad (41) es 1149 1/s (es decir, 183 Hz). En cuanto al rango de enganche o segui-
miento, resulta

ωi − 2π⋅10000 ≤ π/2⋅28200 = 44296 1/s ,

es decir, 7050 Hz. Si este rango fuera insuficiente, podría aumentarse A.

4.1. Extensión del rango de captura

Es posible extender el rango de captura de un PLL, sin recurrir a aumentar excesi-

vamente la ganancia de lazo, por medio de un circuito feedforward con un conversor
frecuencia-tensión (f-V), como se indica en la figura 12. El conversor se elige de modo
que su constante sea aproximadamente la recíproca de la constante KOSC del VCO. En-
tonces la tensión que se aplica en la entrada del VCO ante una entrada dada es aproxi-
madamente la misma que hace falta para que el VCO produzca una frecuencia igual a la
de entrada, por lo cual ambas frecuencias serán muy parecidas, y por consiguiente el
proceso de enganche será rápido y seguro cualquiera sea la frecuencia dentro del rango
de enganche. Podría objetarse que, si se dispone de un conversor f-V, ya no es necesario
el PLL. Sin embargo, la función del PLL no es sólo proporcionar una tensión lineal con
la frecuencia sino conseguir el sincronismo entre la frecuencia generada remotamente y
la frecuencia local. Por otra parte normalmente la conversión frecuencia-tensión lograda
mediante un PLL es más lineal que la que se obtiene mediante otros mecanismos de
conversión en lazo abierto (como lo es el convertir la entrada en un tren de pulsos de
ancho constante mediante un multivibrador monoestable y luego filtrar las componentes
de alta frecuencia).

f-V

Detector
de fase
F(s) A +

VCO

Figura 12. Utilización de un lazo feedforward con un conversor fre-

cuencia-tensión para aumentar el rango de captura.

14 B04.01
Federico Miyara Año 2005

4.2. Rechazo a ruido

El PLL puede ser utilizado con ventaja para recuperar o demodular señales o por-
tadoras inmersas en ruido. Un efecto del ruido de entrada en un PLL es la aparición de
fluctuaciones de fase aleatorias denominadas genéricamente jitter. Este jitter también se
traduce en variaciones de frecuencia. Cuando las fluctuaciones de fase son suficientes
para sacar al detector de fase de su zona operativa (entre 0 y π) se produce el desengan-
che, perdiéndose el sincronismo entre la entrada y la salida del VCO. Dado que el ruido
es una señal aleatoria, esta situación puede producirse o no, aunque si se deja transcurrir
un tiempo suficiente, la probabilidad de que ocurra aumenta. Se ha demostrado me-
diante simulaciones digitales que por cada dB que se incrementa la relación señal/ruido
el tiempo transcurrido antes de que se produzca el desenganche se multiplica por 20.
Para garantizar que el enganche se produzca y mantenga, será necesario que la relación
señal a ruido sea mayor que 6 dB.

4.3. Tiempo de captura

El tiempo requerido para que la captura (enganche) se produzca depende de la se-

paración ∆ω entre la frecuencia de entrada y la frecuencia libre. Se encuentra que este
tiempo vale aproximadamente

Tcaptura ≅
(∆ω)2 (42)
2 ξ ωn 3

Como ilustración, en el PLL de los ejemplos 1 y 2, el tiempo requerido para enganchar-

se a una frecuencia de 10,3 kHz es de 20 ms aproximadamente.

5. Error de fase en régimen permanente

Al diseñar un demodulador de frecuencia con un PLL es necesario tener en cuenta
que dentro del rango de variación de la señal modulante el error de fase con respecto al
valor de equilibrio π/2 debe ser siempre menor que ± π/2, ya que si dicho valor se exce-
de se pierde el enganche. Supongamos una portadora de frecuencia ωp modulada en
frecuencia por una cosenoide de frecuencia ωm cuya máxima desviación con respecto a
la portadora es ± ∆ωmáx :

ωi (t ) = ω p + ∆ω máx cos ω m t , (43)

Si aplicamos esta señal a la entrada de un PLL cuya función de transferencia ΩVCO / Ωi

es H(s), la frecuencia del VCO en régimen permanente será:

ωVCO (t ) = ω p + ∆ω máx H ( jω m ) cos (ω m t + arg H ( jω m ) ) . (44)

Nos proponemos calcular el error de fase ∆ϕ(t), que estará dado por

B4.01 15
Electrónica III PLL - Lazos de fijación de fase

∆ϕ(t ) = ∫ (ωi (t ) − ωVCO (t ) ) dt . (45)

Notemos que la fase total entre las dos señales (la de entrada y la del VCO) en realidad
requiere la suma de una constante de integración igual a la diferencia de fase en equili-
brio. Esta diferencia depende de la relación entre la frecuencia de la portadora y la fre-
cuencia libre del VCO. Como normalmente se toman coincidentes (ωo = ωp) ya que así
se maximiza el rango dinámico, la diferencia de fase de equilibrio será π/2.
Reemplazando 43 y 44 en 45, resulta

∆ϕ(t ) = ∆ω máx ∫ (cos ωm t − H ( jω m ) cos (ω m t + arg H ( jω m ) )) dt . (46)

Integrando,

∆ω máx
∆ϕ(t ) = (sen ωm t − H ( jω m ) sen (ω m t + arg H ( jω m ) ) ). (47)
ωm

Para calcular el máximo valor de esta fase bastará expresar esta suma como una única
senoide cuya amplitud es el valor deseado. Se obtiene

∆ω máx 2
∆ϕ máx = H ( jω m ) − 2 Re(H ( jω m ) ) + 1 . (48)
ωm

Para el caso de un filtro con polo y cero, H(s) viene dada por

1 + s / ω2
H ( s) = . (49)
 1 1  1
1 +  + s + s2
 K OSC K D A ω 2  ω1 K OSC K D A

Para ωm → 0, se demuestra fácilmente que

∆ω máx
∆ϕ máx ≅ . (50)
K OSC K D A

En el caso en que ω2 >> KOSCKDA, la anterior puede reescribirse como

∆ω máx
∆ϕ máx ≅ 2ξ . (51)
ωn

Por otra parte, si ξ es pequeño, el error de fase tiene un pico para ωm cerca de ωn, que
viene dado por

∆ω máx 1  1 ωn 
∆ϕ máx ≅ + 1 −  . (52)
ωn 4ξ 2  2ξ ω 2 

16 B04.01
Federico Miyara Año 2005

En la figura 13 se muestra en forma gráfica el error de fase normalizado en función de

la frecuencia modulante normalizada.

4
ξ = 0,1
∆ωmáx/ωn
∆ϕmáx

ξ = 1,0
2
ξ = 0,7

1
ξ = 0,5

0,1 0,2 0,5 1 2 5 10

ωm/ωn
Figura 13. Amplitud del error de fase normalizado ∆ϕmáx/(∆ωmáx/ωn),
en función de la frecuencia modulante normalizada ωm/ωn, suponiendo
que el cero es mayor que el polo.

EJEMPLO 3

En el PLL de los ejemplos anteriores determinar el máximo error de fase para

una desviación de frecuencia de 100 Hz.

Solución: Para ξ = 1 2 el máximo error es apenas ligeramente mayor (3 %) que el

error en baja frecuencia y vale ∆ωmáx / KOSCKDA. Si ∆ωmáx = 2π.100 Hz, se obtiene un
error de fase máximo de 0,0221 rad, que es menor que π/2.

El trabajar con ξ ≥ 1 2 garantiza que si se cumplió la inecuación (38) no se pro-

ducirá el desenganche, ya que el peor error se presenta en baja frecuencia y la desigual-
dad (38) acota dicho error. Para valores pequeños de ξ ello puede no ser cierto, ya que
cerca de ωn se produce un error de fase muy grande que puede superar fácilmente el
valor máximo π/2.

6. Error de fase en régimen transitorio

En presencia de una conmutación desde un valor de frecuencia a otro podrían
producirse errores de fase significativos capaces de desenganchar al PLL si el sistema es
subamortiguado (ξ < 1). Este problema puede presentarse en los sistemas de demodula-
B4.01 17
Electrónica III PLL - Lazos de fijación de fase

ción de señales moduladas por FSK (frequency shift keying). Su análisis es similar al
anterior. Suponemos que se produce una transición entre ω1 y ω2. Luego de la transición
tendremos

ωi (t ) = ω 2 , (53)

en tanto que el VCO responderá como en (37):

ω1 − ω 2 − ξω t
ωVCO (t ) = ω 2 + e n cos 1 − ξ 2 ω n t − η  , (54)
1 − ξ 2  

donde η = arcsen ξ. El error de fase ∆ϕ(t) vendrá dado por

∆ϕ(t ) = ∫ (ωi (t ) − ωVCO (t ) ) dt . (55)

Teniendo en cuenta que después de la conmutación ωi(t) = ω2, la solución de la integral

anterior (obtenida considerando el coseno como la parte real de una exponencial com-
pleja) arroja

ω1 − ω 2 − ξω n t
∆ϕ(t ) = e cos 1 − ξ 2 ω n t − η + ψ  + Cint . (56)
ωn 1 − ξ 2  

donde
ψ = arccos ξ. (57)

La constante de integración debe tener en cuenta el cambio de fase necesario para aco-
modar el cambio de frecuencia una vez extinguido el transitorio. Su valor es

ω 2 − ω1
Cint = . (58)
K OSC K D A

Para encontrar el error de fase máximo derivamos la expresión (56) e igualamos a

0. Pero debido a que ∆ϕ(t) fue obtenida integrando ωi(t) − ωVCO(t), resulta

ω1 − ω 2 − ξω n t
(∆ϕ)' (t ) = ω 2 − ωVCO (t ) = e cos 1 − ξ 2 ω n t − η  , (59)
1 − ξ2  

Si tM es el primer instante en el que (∆ϕ)'(tM) = 0, debe cumplirse

cos 1 − ξ 2 ω n t M − η  = 0 .
 
Resulta
π / 2 + arcsen ξ
tM = .
1 − ξ 2 ωn

18 B04.01
Federico Miyara Año 2005

Reemplazando en (56)
π / 2 + arcsen ξ
− ξω n
ω1 − ω 2 ωn 1 − ξ 2 ω 2 − ω1
∆ϕ máx = e cos(π / 2 + η − η + ψ ) + ,
ωn 1 − ξ 2 K OSC K D A

es decir,

 − ξ π / 2 + arcsen ξ 
 
ω 2 − ω1  1− ξ 2
∆ϕ máx = e + 2ξ  . (60)
ωn  
 
 

Podemos representar este valor normalizado con respecto a ∆ω/ωn = (ω2 − ω1)/ωn, en
función de ξ, como se muestra en la figura 14.

2
1,9
1,8
1,7
1,6
∆ω/ωn
∆ϕmáx

1,5
1,4
1,3
1,2
1,1
1
0 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9 1
ξ

Figura 14. Amplitud del error de fase normalizado ∆ϕmáx/(∆ω/ωn), en

función del coeficiente de amortiguamiento ξ.

EJEMPLO 4

En el PLL de los ejemplos anteriores determinar el máximo salto de frecuencia

∆fmáx para que el lazo no se desenganche a causa de un excesivo error de fase.

Solución: Para ξ = 1 2 el máximo error normalizado es, según la ecuación (60) (o la

gráfica) igual a 1,509. Debe ser

∆ω ∆ω π
1,509 = 1,509 < ,
ωn 500 / s 2

de donde resulta ∆ω < 500×π/2/1,509 = 509 / s, de donde ∆fmáx = 81 Hz.

B4.01 19
Electrónica III PLL - Lazos de fijación de fase

7. El PLL monolítico LM565

Se han implementado diversos circuitos integrados monolíticos que realizan la
función de un lazo de fijación de fase. Entre ellos se encuentran el CD4046 y el LM565,
de los cuales estudiaremos el último. El diagrama de bloques corresponde esencialmente
al indicado en la figura 4. El detector de fase es de tipo multiplicativo, basado en la es-
tructura de un multiplicador de Gilbert (Apéndice 2) como se indica en la figura 15.

Vcc
10

R R 5,7 kΩ 1,75 kΩ R1 3,6 kΩ

7,2 kΩ 7,2 kΩ vc
Salida 6 7
Vref Control
D1 D2 del VCO
+
v
− o
T7 T8
3,8 kΩ
VA 1 kΩ 1 kΩ
T3 T4 T5 T6

D3 vVCO
VB 8,1 kΩ
Entrada
procedente
3 del VCO
+ T1 T2 D4
vi I ' = 0,976 I
13 kΩ
−
2 200 Ω
I

1
−Vcc

Figura 15. Diagrama esquemático de la sección detectora de fase del

PLL LM565, basada en el multiplicador de Gilbert que se analiza en
el Apéndice 2. Los números en negrita indican los terminales.

Las fuentes de corriente I están determinadas por un espejo de corriente que copia
la corriente que circula por la rama de las resistencias de 1,75 kΩ, 3,8 kΩ, 8,1 kΩ y
200 Ω. Para una alimentación de ±6 V, resulta

2 × 6 V - 0,6 V
I = = 0,82 mA
1,75 kΩ + 3,8 kΩ + 8,1 kΩ + 200 Ω

VA = −6 V + 0,82 mA×(8,1 kΩ + 200 Ω) + 0,6 V = 1,41 V

A su vez, en reposo,
13 kΩ
VB = − 6 V + 12 V = 2,34 V
13 kΩ + 5,7 kΩ

20 B04.01
Federico Miyara Año 2005

Según veremos, la entrada vVCO proveniente de la salida del VCO puede tomar dos
valores: 5,4 V y −0,6 V. En el primer caso el diodo D3 está polarizado inversamente e
inhibe toda modificación de VB, de modo que resulta VB > VA. En el segundo caso el
diodo puede conducir y fuerza VB a un valor 0, de modo que VB < VA.
Si no estuvieran los diodos D1 y D2, la salida vo del multiplicador sería, según el
análisis realizado en el Apéndice 2 (ver ecuación (A2.9)),

 V − V A   vi 
vo = R I Th B  Th  ,
 2VT   2VT 

que, para valores grandes de VB − VA y vi se reduce a

vo ≅ R I sg(vi) sg(VB − VA) = R I sg(vi) sg(vVCO).

Dado que R I = 7,2 kΩ×0,82 mA = 6,41 V, siempre conduce uno de los diodos D1 y D2,
limitando dicho valor a ± 0,6 V, de manera que

vo = VD sg(vi) sg(vVCO). (61)

Veamos el efecto de dicha tensión aplicada al par diferencial T7-T8. Sin las resistencias
degenerativas de emisor Re = 1 kΩ, esta tensión sería suficiente para cortar alternativa-
mente uno u otro transistor. Debido a estas resistencias, los transistores no llegan a cor-
tarse. Se tiene

vo
I8 − I7 =
Re

I8 + I7 = I '
de donde

vo + Re I '
I8 =
2 Re

En ausencia de un capacitor de filtrado, la tensión vc de control del VCO (terminal 7)

toma, por consiguiente, el siguiente valor:

R1
vc = Vcc − (VD sg(vi ) sg(vVCO ) + Re I ') (62)
2 Re

Al colocar un capacitor en paralelo con R1 (o, para el caso, entre el terminal 7 y masa),
se obtendrá un valor de continua que dependerá linealmente de la fase entre vi y vVCO.
En efecto, recordando (7) y (8) resulta

R1  2VD  π  
vc med = Vcc −   − ϕ  + Re I ' 
2 Re  π 2  

es decir,

B4.01 21
Electrónica III PLL - Lazos de fijación de fase

R1 I ' R1V D π 
vc med = Vcc − +  − ϕ . (63)
2 πRe 2 

Para ϕ = π/2, es decir, cuando el oscilador oscila a la frecuencia libre, el valor medio de
la tensión de control es Vcc − ½R1I '. En el terminal 6 se provee una salida, denominada
Vref, que coincide con este valor:

Vref = Vcc − ½ R1I '. (64)

Obsérvese que la frecuencia libre no se obtiene para vc = 0, como en el modelo idealiza-

do, sino para vc = Vref , es decir, para vc − Vref = 0. Para una alimentación de ± 6 V re-
sulta
Vref = 6 V − ½ 3,6 kΩ × 0,82 mA × 0,976 = 4,56 V. (65)

Este valor es prácticamente coincidente con el valor típico de 4,50 V indicado en las
especificaciones. El terminal 6 está previsto para referir a ella la tensión de entrada al
VCO (que es la señal demodulada).
La ecuación (63) nos permite, asimismo, obtener la constante KDA del detector de
fase y el amplificador (conformado por el par diferencial):

RV
KD A = − 1 D . (66)
πRe

Hecho el cálculo, resulta KDA = −0,688 V/rad, valor coincidente con el valor típico de
−0,68 V/rad dado en las especificaciones.1
En la figura 16 se muestra el diagrama esquemático del oscilador controlado por
tensión (VCO). A grandes rasgos, la columna integrada por los transistores T1 a T8
constituye una fuente de corriente controlada por tensión y de polaridad conmutable
cuyo fin es cargar y descargar el capacitor externo C, en tanto el resto de los transistores
configuran un comparador con histéresis.
Observemos primero que los transistores T1 y T2 conforman un seguidor con muy
baja caída entre la tensión de control vc y el emisor de T2. Ello implica que la corriente
Io que circula por la resistencia externa R estará dada por

Vcc − vc
Io = . (67)
R

Dicha corriente atraviesa los transistores T1 a T4 y es descargada hacia la estructura infe-

rior formada por D1, D2 y T5 a T6.
Cuando T8 está cortado, tanto T6 como T7 y T5 están también cortados. Ello impli-
ca que D1 está cortado y por consiguiente D2 conduce la totalidad de la corriente prove-
niente de T3 y T4, que se dirige al capacitor cargándolo a pendiente constante y positiva
Io/C. Cuando, contrariamente, T8 conduce, tanto T6 como T7 y T5 conducen y forman un
espejo de corriente. Dado que el potencial v6 de los emisores de T3 y T4 se vuelve muy
negativo, D2 se corta y en consecuencia T5 absorbe del capacitor una corriente igual a Io.
Por consiguiente el capacitor se descarga ahora a pendiente constante negativa −Io/C.

1
En realidad se especifica el valor sin signo, debido a que la tensión de entrada al VCO se interpreta
como Vcc − vc en lugar de vc.

22 B04.01
Federico Miyara Año 2005

Vcc
10

R
8
I1 Io
7 3I1
vc T1
R2 R3 R6 R7
T2
6,5 kΩ 4,7 kΩ 16 kΩ 4,3 kΩ
2I1 I1 2I1
4
vVCO
T3 T4

v3 D5 v2
v6 T12 v5
D1 D2 v6
ID1 ID2 v1 T11 T13 T14
T9 D6
ID1 9 D3
8,4 kΩ R5 T15
T5 C I
T10 4,8 kΩ
D4 v4
5,8 kΩ
T6 T7 R4
I"
2,6 kΩ
530 Ω 530 Ω

D8 −Vcc

T8
D7
7 kΩ

1
−Vcc

Figura 16. Diagrama esquemático del oscilador controlado por ten-

sión del PLL LM565. Los números en negrita indican los terminales.
La resistencia R y el capacitor C son externos.

Supongamos que inicialmente T10 está cortado. Entonces también están cortados
D4 y D3. El potencial v3 tiende a subir debido a la resistencia R2 = 6,5 kΩ conectada a
Vcc, por lo cual D5, D6 y T11 conducen. A efectos de calcular el estado del resto del cir-
cuito determinemos los potenciales v2, v3 y v4. Se verifica

 V − v2 V − (v2 + 0,6 V ) 
v2 = − Vcc +  cc + cc  R4 + 0,6 V (68)
 R3 R2 

de donde podemos despejar v2. Suponiendo Vcc = 6 V,

B4.01 23
Electrónica III PLL - Lazos de fijación de fase

 R4 R   R 
 + 4 − 1 Vcc + 1 − 4  0,6 V
R3 R2  R2 
v2 =   = 0,04 V ≅ 0 . (69)
 R4 R 
 + 4 + 1
 R3 R2 
De allí,
v3 ≅ 0,6 V, (70)

v4 ≅ −0,6 V. (71)

Como el emisor de T12 está conectado a −Vcc por medio de la resistencia R5, dicho tran-
sistor conduce, ubicándose el potencial de salida en
vVCO = v2 − 0,6 V = −0,6 V. (72)

El emisor de T13 está conectado a Vcc a través de la resistencia R6, por lo que este tran-
sistor también está en conducción, fijando
v5 ≅ 0. (73)

El potencial v6 está fijado por la caída de potencial en la resistencia R7 debida a la

fuente de corriente I = 0,82 mA:
v6 = Vcc − 0,82 mA × 4,3 kΩ = 2,47 V. (74)

La juntura BE de T14 resulta, así, estar polarizada inversamente y por lo tanto T14 y T15
están cortados, lo cual corta también a T8. Según vimos, esto implica que C se carga con
pendiente positiva, dada por Io/C. La tensión v1 aumentará, entonces, paulatinamente,
hasta que la base de T9 llegue a estar aproximadamente a 3VBE por encima de v4. Ello
sucede cuando
v1 = v4 + 3VBE ≅ 1,2 V. (75)

En ese momento D4 y T10 entran en conducción. Al conducir T10 se cierra un lazo de

realimentación positiva corriente-corriente alrededor de T11. En efecto, si la corriente de
colector de T11 disminuye, v4 tiende a disminuir. Como el potencial de la base de T10
está fijo por el potencial v1 del capacitor y las caídas VBE9 y VD4, T10 tiende a conducir
más provocando una caída de v3 que despolariza aún más a T11. Dicho lazo es fuerte-
mente inestable tendiendo a cortar a T11. Una vez cortado T11, la corriente circulante por
la resistencia R4, es decir

− 0,6 V − (−Vcc )
= 2,08 mA ,
2,6 kΩ

pasa a estar suministrada por T10. Dicha corriente es la suma de la que viene por D3 des-
de T9 y la que viene por R2. Esta última vale

Vcc − (v 4 + 0,6 V)
= 0,92 mA ;
6,5 kΩ

el resto, 2,08 mA − 0,92 mA = 1,16 mA, circula por D3 y T9.

24 B04.01
Federico Miyara Año 2005

Al cortarse T11, v2 sube prácticamente hasta Vcc y T12 se polariza, fijando un po-
tencial de salida
vVCO ≅ Vcc − 0,6 V = 5,4 V (76)

Como v6 = 2,47 V, v5 puede, a lo sumo, valer 3,07 V (en caso de que T14 conduzca). La
base de T13 sube mucho más que eso, por lo que T13 se corta, pasando a conducir T14, T15
y T8.
Como vimos, la conducción de T8 invierte la pendiente de la tensión en el capaci-
tor C, comenzando el proceso de descarga, disminuyendo v1. Dado que el conjunto T9-
D4-T10 se comporta como un seguidor con caída 3VBE, v4 también empieza a disminuir.
Al hacerlo, por un lado disminuye la corriente por R4 y por otro aumenta la que circula
por R2. Cuando se igualan, el diodo D3 deja de conducir y entonces una ulterior reduc-
ción de v1 hará que la corriente por R2 empiece a disminuir, por lo que v3 aumenta. En el
instante en que
v3 − v4 = 2VBE, (77)

tanto D6 como T11 empiezan a conducir y vuelve a cerrarse el lazo de realimentación

positiva. Circula más corriente por la resistencia R4, aumenta v4 y D4-T10 se despolari-
zan, cortándose rápidamente. Esto sucede cuando

Vcc − i R4 R2 − (v1 − 3V BE ) = 2VBE , (78)

donde
v1 − 3VBE − (−Vcc )
i R4 = . (79)
R4

Resulta

− (R2 − R4 ) Vcc + (3R2 + R4 ) VBE

v1 = = − 1,11 V . (80)
R2 + R4

A partir de este momento se vuelve a la situación inicial: T8 conduce y la pendiente de

v1 se vuelve positiva, cargándose el capacitor.
En resumen, el capacitor se carga y descarga con pendientes simétricas iguales a
± Io / C, oscilando entre 1,2 V y −1,11 V (figura 17). La frecuencia resultante es la recí-
proca del periodo, es decir:

Io Vcc − vc
fVCO = = . (81)
2 C (Vmáx − Vmín ) 2 RC (Vmáx − Vmín )

Para Vcc = 6 V la frecuencia libre se da cuando vc = Vref = 4,56 V. Resulta

6 V − 4,56 V 0,312
fo = = . (82)
2 RC (1,2 V + 1,11 V ) RC

valor bastante cercano al indicado (0,3/RC). Podemos obtener la constante del oscilador
KOSC a partir de la ecuación (81):

B4.01 25
Electrónica III PLL - Lazos de fijación de fase

vVCO [V]

5,4

t
−0,6

v1 [V]

1,20

t
−1,11

Figura 17. Formas de onda en el oscilador controlado por tensión.

Arriba, a la salida. Abajo, en el terminal 9 (conexión del capacitor C).

2π 2πf o 4,36
K OSC = − = − = − fo , (83)
2 RC (V máx − V mín) 1,44 V V

valor bastante cercano al correspondiente a las especificaciones, −(4,15/V) fo.

8. Aplicaciones del PLL

El PLL permite resolver diversos problemas de interés técnico. Las aplicaciones
se dividen en dos grandes grupos: filtros (lineales y no lineales) y demoduladores.

8.1. Filtros

El PLL permite, en primer lugar, la realización de filtros de fase. Su finalidad es

recuperar o reconstruir una señal de entrada corrupta por ruido de fase, es decir, fluctua-
ciones aleatorias de frecuencia o fase causadas por la intermodulación con ruido en al-
gún punto de su recorrido o bien por un fenómeno ruidoso de modulación de fase o de
frecuencia. Esta fluctuación se denomina jitter. Un ejemplo se da en las grabaciones en
medios digitales (CD, DAT, MD). La velocidad de reproducción tiene habitualmente
variaciones debidas a fenómenos electromecánicos, por ejemplo vibraciones, ruido o
ripple en la alimentación de los motores, lo cual se traslada a la señal en forma de jitter.
El efecto del jitter, si no es corregido, incrementa el ruido equivalente de la señal. El
PLL puede reconstruir la base de tiempo (reloj) a partir de la frecuencia fluctuante así
obtenida, manteniendo la frecuencia media y reduciendo considerablemente las fluctua-
ciones de fase mediante un filtro de baja frecuencia de corte.

26 B04.01
Federico Miyara Año 2005

En segundo lugar, dado que el PLL tiene por un lado la capacidad de rechazar rui-
do y por otro tiene un rango acotado de captura y enganche, puede engancharse a una
frecuencia a pesar de que existan otras presentes simultáneamente. Ello sucede en el
caso de varias señales moduladas en frecuencia con diversas portadoras. El PLL tendrá
una acción selectiva, enganchándose sólo a la frecuencia que se encuentre dentro de su
rango de captura.
Por último, utilizado en conjunto con un divisor de frecuencia en el lazo de reali-
mentación, como se muestra en la figura 18, el PLL permite obtener una señal de fre-
cuencia múltiplo de la frecuencia de entrada. Si f1 es la frecuencia de entrada y se desea

vc
f1 Oscilador
v1 Detector Filtro KD⋅∆ϕ N f1
Ampl. controlado vo
de fase Pasabajos v2 por tensión

f1 N f1
·/· N

Figura 18. Diagrama esquemático de un multiplicador de frecuencia

obtenido insertando un divisor de frecuencia en el lazo de realimenta-
ción.

obtener una frecuencia N f1la frecuencia deseada, el VCO debe estar diseñado para fun-
cionar con una frecuencia libre próxima a N f1. El divisor de frecuencia la convertirá en
f1 y será éste el valor que se comparará con la entrada.
El divisor de frecuencia se implementa normalmente con un circuito lógico basa-
do en un contador. Existen muchos modelos, inclusive algunos cuya cuenta máxima es
programable mediante conexiones externas, como el CD4018, o a través de una entrada
digital, como el CD4522 (binario) o el CD4526 (decimal).
Si el filtro no está bien diseñado, puede suceder que la señal obtenida contenga
una modulación de frecuencia periódica debida al ripple residual. Mientras que en el
PLL original dicho ripple podría causar una ligera asimetría de la forma de onda (al ser
la tensión de control media diferente en cada semiperíodo), en el multiplicador la ten-
sión de control continúa variando en la misma dirección durante N ciclos.

8.2. Demoduladores

Los demoduladores pueden ser de tipo analógico o digital. Los demoduladores

analógicos requieren que el VCO sea muy lineal. En efecto, el lazo de realimentación de
fase sólo involucra la relación entre las frecuencias. Si es de ganancia considerable per-
mite una buena linealidad entre las frecuencias (de hecho, la constante teórica es 1),
pero la relación entre vc y la frecuencia depende exclusivamente de la linealidad del
VCO.
Los demoduladores digitales se utilizan para demodular señales FSK (frequency
shift keying). En este caso, normalmente la señal contiene saltos de frecuencia entre un
valor mínimo y uno máximo. La precaución a tomar es que la respuesta transitoria no
produzca sobrepicos que pudieran alterar la señal decodificada.

B4.01 27
Electrónica III PLL - Lazos de fijación de fase

APÉNDICE 1
Relación entre la frecuencia y la fase

Para encontrar la relación entre la fase y la frecuencia, tengamos en cuenta que la

función senoidal puede pensarse como la proyección sobre un eje vertical de un vector
que gira con una velocidad angular ν, que puede o no ser constante, como se muestra en
la figura A.1. En este contexto, la frecuencia puede definirse como la cantidad de

ν(t)
sen ϕ(t)

ϕ(t)

Figura A.1. Diagrama para obtener la relación entre la fase y la fre-

cuencia .

vueltas por unidad de tiempo. Dado que una vuelta equivale a un ángulo de 2π, entonces
la cantidad de vueltas en un intervalo [t, t + ∆t] es igual al ángulo recorrido dividido por
2π:
1 1
∆vuelta = ∆ϕ = [ϕ(t + ∆t ) − ϕ(t )] . (A.1)
2π 2π

Entonces la frecuencia es

∆vuelta 1 ϕ(t + ∆t ) − ϕ(t ) 1

f (t ) = lím = lím = ϕ′(t ) , (A.2)
∆t → 0 ∆t 2π ∆t → 0 ∆t 2π

de donde
ω(t ) = 2π f (t ) = ϕ′(t ) , (A.3)

con lo cual queda demostrado que la pulsación instantánea es la derivada de la fase. Esta
última relación muestra, además, que la velocidad angular ν y la pulsación ω son igua-
les.

28 B04.01
Federico Miyara Año 2005

APÉNDICE 2
Análisis del multiplicador de Gilbert

En la figura A.2 se reproduce la estructura esquemática de un multiplicador de

Gilbert.

Vcc

R R

+
vo
−

+ T3 T4 T5 T6
v1
−

+ T1 T2
v2
−
I
−Vcc

Figura A.2. Diagrama esquemático de un multiplicador de Gilbert.

Planteemos primero las relaciones básicas entre las variables fundamentales del
circuito. Las corrientes de colector de los transistores cumplen:

iC1 = iC3 + iC4, (A2.1a)

iC2 = iC5 + iC6, (A2.1b)

iC1 + iC2 = I. (A2.1b)

Además, las ecuaciones simplificadas de Ebers y Moll indican que

iCn = I s e v BEn / VT , n = 1, ..., 6 (A2.2)

donde VT = kT / q, siendo k la constante de Boltzmann (k = 1,38×10−23 J/K), q la carga

eléctrica del electrón (q = 1,6×10−19 C), y T la temperatura absoluta. Además,

v1 = vBE3 − vBE4 = vBE6 − vBE5, (A2.3a)

v2 = vBE1 − vBE2, (A2.3b)

B4.01 29
Electrónica III PLL - Lazos de fijación de fase

Por último,
vo = (iC3 − iC4 + iC5 − iC6)R. (A2.4)

De las ecuaciones (A2.2) se deduce que

V BE 3 − V BE 4
iC 3 VT
= e (A2.5a)
iC 4

V BE 6 − V BE 5
iC 6 VT
= e (A2.5a)
iC 5

y de (A2.3a),
v1
iC 3 i VT
= C6 = e (A2.6a)
iC 4 iC 5
Análogamente,
v2
iC1 VT
= e (A2.6b)
iC 2
Por otra parte,

I = iC1 + iC 2
 i 
= iC 2 1 + C1  = iC 2 1 + e v 2 / VT ,
iC 2 
( )

de donde
I
iC 2 = . (A2.7a)
1 + e v 2 / VT
Análogamente,
I
iC1 = . (A2.7b)
1 + e − v 2 / VT
En forma similar,

iC1 iC 2
iC 4 = , iC 6 = ,
1 + e v1 / VT
1 + e − v1 / VT

(A2.8)
iC1 iC 2
iC 3 = , iC 5 = .
− v1 / VT
1 + e 1 + e v1 / VT

Sustituyendo en éstas las (A2.7) y restando iC3 − iC4 se obtiene

30 B04.01
Federico Miyara Año 2005

I e v1 / VT − 1 I  v 
iC 3 − iC 4 = = Th 1  ,
1 + e − v 2 / VT e v1 / VT + 1 1 + e − v 2 / VT  2VT 

Análogamente,

I 1 − e v1 / VT I  v 
iC 5 − iC 6 = = − Th 1  .
1 + e v 2 / VT 1 − e v1 / VT 1 + e v 2 / VT  2VT 

Finalmente, reemplazando en (A2.4),

 v   v2 
vo = R I Th 1  Th  . (A2.9)
 2VT   2VT 
Para v1, v2 < VT

v1 v 2 RI
vo = RI = vv . (A2.10)
2VT 2VT 2 1 2
4VT

La aproximación es muy buena dado que la tangente hiperbólica tiene un desarrollo de

Taylor Th x ≅ x − x3/3 en el cual no aparece el término cuadrático. Si v1 y v2 son del
orden de VT el error es menor del 4%.
Si, en cambio, v1, v2 >> VT se ingresa en la zona no lineal y entonces

vo ≅ R I sg(v1) sg(v2), (A2.11)

donde sg(x) es la función signo.

B4.01 31
Electrónica III PLL - Lazos de fijación de fase

Bibliografía

Gray, Paul; Mayer, Robert. “Analysis and Design of Analog Intgrated Circuits”. Editorial John Wi1ey &
Sons. Singapur, 1993 (Hay versión castellana)
Kuo, Benjamin. “Sistemas Automáticos de Control”. Editorial C.E.C.S.A. Barcelona, España, 1974.
Mills, Thomas B. “The Phase Locked Loop IC as a Communication System Building Block”. National
Semiconductor Application Note 46 June 1971
Miyara, Federico. “Amplificadores realimentados”. Publicación interna de la cátedra. 2005. Disponible en
Internet: http://www.fceia.unr.edu.ar/enica3/realim.pdf
Miyara, Federico. “Estabilidad de amplificadores realimentados”. Publicación interna de la cátedra. Dis-
ponible en Internet: http://www.fceia.unr.edu.ar/enica3/estab.pdf
National Semiconductor. Linear Databook. 1995
National Serniconductor. Audio Radio Handbook. 1980
National Serniconductor. Linear Application Handbook. 1986
Sheingold, Daniel H. (editor). “Nonlinear circuits handbook. Designing with analog function modules and
IC’s”. Analog Devices. Norwood, 1974.
Watkinson, John. “Audio Digital”. Editorial Paraninfo. Madrid, 1994.

32 B04.01