PROYECTO
Cargado por
Kelly GomezxdedPROYECTO
Cargado por
Kelly GomezxdedInforme Laboratorio I
Universidad Del Cauca
Facultad De Ingeniería Electrónica Y Telecomunicaciones
Circuitos Digitales I
Informe Laboratorio I
INFORME LABORATORIO I
En el siguiente documento se desea exponer el respectivo procedimiento de
diseño, montaje y simulación correspondientes al proyecto propuesto, donde, con
el fin de realizar los procedimientos previamente descritos se utilizó como
herramienta básica Quartus II (herramienta usada en el análisis y síntesis de
diseños realizados en HDL), para posteriormente implementarlos en la tarjeta
FPGA (Field ProgrammableGateArray).
REQUERIMIENTOS PUNTO I
Implementando y usando circuitos integrados CMOS, teniendo en cuenta que:
Existe un interruptor principal (I), tres sensores de proximidad (A, B, C) y un
sensor de humo (H). Cada uno de ellos genera un cero en estado inactivo y un
uno en estado activo. La alarma deberá activarse si se da una de las siguientes
situaciones:
a. El interruptor principal está activo y al menos dos de los sensores de proximidad
están detectando presencia.
b. El interruptor principal y el sensor de humo están activos.
c. El sensor de proximidad A y el detector de humo se activan así no esté activo el
interruptor principal.
SUSTENTACIÓN DISEÑO DE ALARMA
Empezamos realizando la tabla de verdad con 5 señales de entrada, y una única
salida, que será alta o baja dependiendo de las combinaciones de las señales de
entrada (los casos en que la señal es alta serán consecuentes con lo pedido en
los requerimientos del circuito a realizar), y en la cual se tiene en cuenta que:
Informe Laboratorio I
I: es el interruptor principal
H: es el sensor de humo
A, B, C: son los sensores de proximidad
Z: es la alarma
Después de tener la tabla de verdad realizamos los mapas de Karnaugh, con sus
simplificaciones
Z=I HA + I (H + BC+ AC + AB)
Z=I HA + IH + I (BC + AC + AB)
Informe Laboratorio I
Z=I HA + IH ( A + A )+ I ( BC+ AC + AB )
Z=I HA + IHA+ IH A+ I ( BC + AC + AB)
Z=I HA + IHA+ IHA + IH A + I( BC + AC + AB)
Z=HA (I + I )+ IH ( A+ A)+ I ( BC + AC + AB)
Z=HA + IH + I (BC + AC + AB)
Z=H ( A+ I)+ I ( BC + AC + AB)
Del resultado de los mapas de Karnaugh y la simplificación se obtiene que son
4AND y 4OR.
SIMULACION:
Informe Laboratorio I
EN LA PROTOBOARD:
REQUERIMIENTOS PUNTO II
Diseñar mediante diagramas de Karnaugh, un circuito combinacional BCD a siete
segmentos. El circuito no maneja casos indiferentes, por tanto; para los casos no
contemplados, el Display no debe encender.
Notas:
Informe Laboratorio I
• Consulte si los despliegues de las tarjetas Altera DE0 son de ánodo o de cátodo
común. Es indispensable que el diseño sea para los Display de ésta tarjeta, en
caso de no cumplir, el punto no tendrá validez.
• En base a lo anterior, diseñe el circuito.
• Realice las tablas y simplifique el diseño (use Mapas de Karnaugh).
• Implemente usando compuertas NAND y NOT
SUSTENTACIÓN
Teniendo en cuenta que el display es de ánodo común se enciende con 0 y de
apaga con 1.se procede a realizar la tabla de verdad y como el circuito es
combinacional BCD, entonces se utilizan de 9 dígitos.
Tabla De Verdad
Ya teniendo la tabla de verdad se procede a realizar los mapas de Karnaugh de
cada variable y su simplificación con el teorema de Morgan.
A
Informe Laboratorio I
A=L2 L1 L 0+ L3 L 2+ L3 L 1+ L3 L 2 L 1 L 0
A=L1(L 2 L 0+ L 3 L2 L 0)+ L 3( L 2+ L1)
A=L1 (L 2 L 0+ L´ 3 L2 L 0)+ L 3 ( L 2+
´ L1)
A=L1(L 2 L 0 L 3 L 2 L0)+ L 3( L 2 L 1)
A=L1 ( L 2 L 0 L3 L 2 L 0 ) L 3( L 2 L 1)
B
Informe Laboratorio I
B=L 2 L 1 L0+ L 2 L1 L0+ L3 L1+ L 3 L2
B=L 2(L 1 L 0+ L1 L 0)+ L 3( L 1+ L2)
´ L1 L 0)+ L 3 ( L 1+
B=L 2 (L 1 L 0+ ´ L2)
B=L 2 ( L1 L0 L 1 L 0 ) + L 3( L 1 L 2)
B=L 2 ( L1 L0 L 1 L 0 ) L3 ( L1 L 2)
C
Informe Laboratorio I
C=L 2 L 1 L 0+ L 3 L 2+ L 3 L 1
C=L 2 L 1 L 0+ L 3(L 2+ L1)
C=L 2 L 1 L 0+ L 3 (L 1+´ L 2)
C=L 2 L 1 L 0+ L 3(L 1 L 2)
´
C= L 2 L 1 L 0+ L 3(L 1 L 2)
C=L 2 L 1 L 0 L3 ( L1 L 2)
D
Informe Laboratorio I
D=L 3 L2 L 1 L 0+ L 2 L 1 L 0+ L 2 L 1 L 0+ L 3 L2+ L 3 L1
D=L 3 L2 L 1 L 0+ L 2(L1 L 0+ L1 L 0)+ L 3( L 2+ L1)
D=L 3 L2 L 1 L 0+ L 2(L1 L 0 L 1 L 0)+ L 3( L2 L 1)
´
D= L 3 L2 L 1 L 0+ L 2(L1 L 0 L 1 L 0)+ L 3( L2 L 1)
D=L 3 L2 L 1 L 0 L2 ( L 1 L 0 L1 L 0 ) L3( L2 L1)
E
Informe Laboratorio I
E=L2 L1+ L 0+ L 3 L1
E= L2 L1+ L´0+ L 3 L1
E=L2 L1 L 0 L 3 L1
F
Informe Laboratorio I
F=L 3 L 2 L 0+ L 2 L1+ L 1 L 0+ L 3 L 2+ L3 L 1
F=L 3 L 2 L 0+ L 1 ( L 2+ L 0+ L3 )+ L3 L 2
F=L 3 L 2 L 0+ L 1 ( L2+ L´0+ L 3 ) + L 3 L2
F=L 3 L 2 L 0+ L 1 ( L 2 L0 L 3 ) + L3 L 2
´
F= L 3 L 2 L 0+ L 1 ( L 2 L0 L 3 ) + L3 L 2
F=L 3 L 2 L 0 L 1 ( L 2 L 0 L3 ) L 3 L 2
G
Informe Laboratorio I
G=L 3 L2 L 1+ L 2 L1 L0+ L3 L 2+ L 3 L1
´ L 1)
G=L 3 L2 L 1+ L 2 L1 L0+ L3 (L 2+
G=L 3 L2 L 1+ L 2 L1 L0+ L3(L 2 L1)
´
G= L 3 L2 L 1+ L 2 L1 L0+ L3(L 2 L1)
G=L 3 L2 L 1 L 2 L 1 L 0 L3 (L2 L 1)
SIMULACION
Informe Laboratorio I
DIAGRAMA DE BLOQUE:
REQUERIMIENTOS PUNTO III
Diseñar un sistema que posea una línea de control (SEL), de manera tal, que si
SEL vale “1”, realice la división (Muestra la parte entera y solo el primer dígito
decimal; por ejemplo 2/3 = 0.6) de dos números (A y B) de dos bits; pero si SEL
vale “0”, efectúe la multiplicación, de los mismos números. El sistema debe poseer
el menor costo posible con relación a número de compuertas. El resultado debe
desplegarse en dos Displays usando el circuito diseñado en el punto anterior (uno
para la parte entera y otro la fracción decimal, aplica para la división. El DP del
Display utilizarlo para separar el entero de la parte decimal). Realice la
Informe Laboratorio I
implementación del sistema usando Altera Quartus II y la tarjeta Altera DE0. El
despliegue de los números debe hacerse en los Displays.
SUSTENTACIÓN
Se realiza la tabla de verdad, teniendo en cuenta que en la tabla de el lado
derecho son una de columna S y 4 variables donde se toman dos que suman
tres y con los otros dos seria una multiplicación de 3*3 que seria 9 y por tal razón
se utilizan números de 4 bits para la tabla de lado izquierdo.
Informe Laboratorio I
Informe Laboratorio I
A3
A 3=S L 1 L 0 U 1U 0+ S U 1U 0
A2
A 2=S (L1 L0 U 1+ L1 U 1U 0)+ S U 1U 0
A 2=S L 1U 1(L 0+U 0)+ S U 1 U 0
Informe Laboratorio I
A1
A 1=S(L 1 U 1 U 0+ LI L 0 U 0+ L 1 L 0 U 1+ LOM 1 U 0)+ S (U 1 U 0+ L 1U 1)
A 1=S(L 1 U 0U 1 L0 LOM 1 L1 U 0)+ S U 1(U 0+ L 1)
A 1=S ¿
Informe Laboratorio I
A0
A 0=S L 0 U 0+ S(U 1 U 0+ L1 L 0+ L0 U 1+ L 1U 1U 0)
A 0=S L 0 U 0+ S((L 0+U 0)( L1 U 1+U 1))
Informe Laboratorio I
A 0=S L 0 U 0+ S((U 0 L0)(U 1 L1 U 1))
B3
B 3=S U 1U 0
B2
B 2=S(U 1 U 0+ L0 U 1 U 0+ L1 L0 U 1 U 0)
B 2=S(U 0 U 1U 1 L0+ L 1 L0 U 1U 0)
Informe Laboratorio I
B1
B1=S (U 1U 0+ L1 L0 U 1 U 0+ L1 L0 U 1 U 0)
B1=S (U 1U 0+ U 1 U 0(L 1 L 0+ L 1 L 0))
Informe Laboratorio I
B0
B 0=S(U 1 U 0+ L 1 L 0 U 1+ L 0 U 1U 0)
B 0=S(U 1 U 0+ L 0 U 1( L 1+U 0))
B 0=S(U 1 U 0+ L 0 U 1 L1 U 0)
Como las variables p (punto) y e (error) son idénticamente igual a B3 entonces
no hay necesidad de hacer análisis si no que se toma el mismo B3 y por tal motivo
el bloque solo tendrá 8 salidas:
Informe Laboratorio I
SIMULACION:
ERROR
E A B C D E F G
0 1 1 1 1 1 1 1
1 0 1 1 0 0 0 0
A=E
B=1
C=1
D=E
E=E
F=E
Informe Laboratorio I
G=E
BLOQUE DE ERROR:
AHORA UNIENDO LOS BLOQUES:
Informe Laboratorio I
MARCO TEORICO
Tabla de verdad: es un instrumento utilizado para la simplificación de circuitos
digitales a través de su ecuación booleana. Todas las tablas de verdad funcionan
de la misma manera sin importar la cantidad de columnas que tenga y todas
tienen siempre una columna de salida (la última columna a la derecha) que
representa el resultado de todas las posibles combinaciones de las entradas.
El número total de columnas en una tabla de verdad es la suma de las entradas
que hay + 1 (la columna de la salida).
El número de filas de la tabla es la cantidad de combinaciones que se pueden
lograr con las entradas y es igual a 2^n, donde en el número de columnas no se
toma en cuenta la columna de salida.
Mapa de Karnaugh: Un mapa de Karnaugh (también conocido como tabla
de Karnaugh o diagrama de Veitch, abreviado como Mapa-K o Mapa-KV) es
un diagrama utilizado para la simplificación de funciones algebraicas Booleanas.
El mapa de Karnaugh fue inventado en 1950 por Maurice Karnaugh, un físico y
matemático de los laboratorios Bell.
Los mapas de Karnaugh reducen la necesidad de hacer cálculos extensos para la
simplificación de expresiones booleanas, también consiste en una representación
bidimensional de la tabla de verdad de la función a simplificar. Puesto que la tabla
de verdad de una función de N variables posee 2 N filas, el mapa K correspondiente
debe poseer también 2N cuadrados.
Circuitos CMOS: consiste en la utilización conjunta de transistores de tipo pMOS y
tipo nMOS configurados de forma tal que, en estado de reposo, el consumo de energía es
únicamente el debido a las corrientes parásitas, colocado en la placa base.
Compuertas Lógicas: Las compuertas lógicas son los bloques básicos de
cualquier circuito digital. Todos los aparatos digitales, desde el más simple
dispositivo, hasta la más sofisticada computadora, están formados por compuertas
conectadas en una gran variedad de configuraciones. Una compuerta digital es un
circuito electrónico con dos o más líneas de entrada y una línea de salida, que
Informe Laboratorio I
tiene la capacidad de tomar decisiones. La decisión tomada por una compuerta
consiste en situar su salida en 0 o en 1, dependiendo del estado de sus entradas y
de la función lógica para la cuál ha sido diseñada [5]. En electrónica digital existen
ocho compuertas lógicas, designadas como AND, OR, NOT, YES, NAND, NOR,
XOR y XNOR.
Display de siete segmentos: Este elemento se ensambla o arma de manera que
se pueda activar cada segmento (diodo LED) por separado logrando de esta
manera combinar los elementos y representar todos los números en el Display (del
0 al 9). El Display de 7 segmentos más común es el de color rojo, por su facilidad
de visualización [5]. Cada elemento del Display tiene asignado una letra que
identifica su posición en el arreglo del Display.
CONCLUSIONES
esta practica nos permitió explorar y aprender mas sobre herramienta
Quartus II de altera.
Al hacer bloques de cada una de las salidas del BCD a siete segmentos
olvidamos que una de estas se repetía, aumentando el número de
compuertas.
De acuerdo a la práctica realizada se obtuvo una visión más clara sobre el
comportamiento de cada una de las compuertas lógicas, además de la
utilidad y funcionamiento de las tablas de verdad, y su aplicación de
acuerdo con lo que se menciona en teoría de los circuitos combinaciones
vistos en clase.
