DEPARTAMENTO DE ELÉCTRICA Y

ELECTRÓNICA
CARRERA DE ELECTRÓNICA Y AUTOMATIZACIÓN

LABORATORIO DE CIRCUITOS DIGITALES

I. Diseño de circuitos combinacionales en mediana escala de

integración

II. Objetivo general

Implementar un circuito combinacional, usando tecnología MSI, que realice el control del

nivel de líquido en dos cisternas de agua potable.

III. Objetivos específicos

 Analizar cada una de las operaciones algebraicas que se deben realizar en el circuito

combi nacional para que con esto se deduzca que circuitos integrados tanto SSI como

MSI deberán estar incluidos dentro del desarrollo de este problema para que el circuito

cumpla con su fin específico.

 Distinguir cada uno de los circuitos integrados y los niveles de activación con los que

trabajan, para poder realizar sus correctas conexiones al momento de diseñar el circuito,

haciendo que estos elementos electrónicos cumplan con la función deseada.

 Implementar el circuito combinacional en el simulador proteus con todos los elementos

respectivos para poder analizar si el planteamiento desarrollado es el correcto al igual

que el funcionamiento del mismo.

1
IV. Planteamiento del problema

Figura 1
En una empresa de agua potable se dispone de 2 cisternas (Figura 1). Se necesita conocer en

un determinado momento el nivel de líquido de la cisterna que esté más vacía y la diferencia

de nivel respecto a la cisterna más llena, para lo cual se instalan 7 sensores distribuidos a lo

alto de cada una de las cisternas. Estos sensores se activarán si están cubiertos de agua, caso

contrario estarán desactivados.

Diseñar el circuito combinacional correspondiente que muestre las salidas mediante displays

de 7 segmentos, uno para indicar el nivel de la cisterna más vacía y otro para indicar la

diferencia.

Suponga que ningún sensor tendrá avería, por lo tanto, si uno de los 7 sensores se activa, los

sensores que estén debajo de él también estarán activados.

2
V. Diagrama de bloques y declaración de variables

Figura 2: Diagrama de bloques

Variables de entrada

Como cada cisterna tiene 7 sensores que expresan los niveles en el cual se encuentra el agua se

representa cada cisterna por un número de 7 bits .Cada variable representativa a los bits para

cada cisterna se encuentran activados en nivel bajo.

Cisterna 1:

L0: Representa que el agua se encuentra en el Nivel 1.

L1: Representa que el agua se encuentra en el Nivel 2.

L2: Representa que el agua se encuentra en el Nivel 3.

L3: Representa que el agua se encuentra en el Nivel 4.

L4: Representa que el agua se encuentra en el Nivel 5.

L5: Representa que el agua se encuentra en el Nivel 6.

L6: Representa que el agua se encuentra en el Nivel 7.

Cisterna 2:

E0: Representa que el agua se encuentra en el Nivel 1.

E1: Representa que el agua se encuentra en el Nivel 2.

3
 E2: Representa que el agua se encuentra en el Nivel 3.

E3: Representa que el agua se encuentra en el Nivel 4.

E4: Representa que el agua se encuentra en el Nivel 5.

E5: Representa que el agua se encuentra en el Nivel 6.

E6: Representa que el agua se encuentra en el Nivel 7.

Display Azul: Indica la diferencia entre los niveles de agua de la Cisterna 1 y Cisterna 2.

Display Rojo: Indica el nivel menor de agua entre la Cisterna 1 y Cisterna 2.

VI. Explicación del diseño

Codificador:

Para emplear el circuito integrado 74LS148 se procede a conectar las entradas de cada bit, las

cuales previamente son diseñadas para activarse en niveles bajos, con los pines

correspondientes de las entradas del codificador y tomando en cuenta que el bit de mayor

prioridad corresponde al pin 4 se procede a conectar dicho pin con el bit de mayor peso.

“Un codificador permite que se introduzca en una de sus entradas un nivel activo que representa

un dígito, como puede ser un dígito decimal u octal, y lo convierte en una salida codificada,

como BCD o binario.” (Floyd, 2006, p.359). En el planteamiento del problema se obtiene

como dato que existen dos cisternas por lo tanto se emplean dos codificadores con el fin de

obtener el número en BCD equivalente para cada cisterna.

Debido a que el resultado de la equivalencia en binario otorgado por el circuito integrado

74LS148 se encuentra en complemento a1 se procede a colocar tres inversores después de cada

codificador con el fin de obtener el número binario natural para realizar posteriores análisis.

4
Diferencia entre niveles de cisternas.

Para realizar la diferencia de los valores de los niveles de las cisternas se emplea el proceso de
complemento a2, donde al valor menor entre los dos números a operar (sustraendo) se obtiene
su complemento a2.

Con este complemento a2 del número menor se lo suma al número mayor considerado como
minuendo, con lo que se obtiene el valor de la diferencia de estos números, pero sin tomar en
cuenta el acarreo final.

Figura 3: Diferencia entre dos números con Ca2

Se toma como referencia el valor de salida del Comparador A<B que representa Nivel Cisterna
1 < Nivel Cisterna 2. Si el valor de esta salida es un Vcc, el valor al cual debería realizarse un
complemento a2 es el de la Cisterna 1 ya que este es el valor menor por lo tanto a esta salida
del comparador se conecta a 4 compuertas XOR las cuales también tendrán incorporada como
conexión los valores binarios que marca como salida el codificador de prioridad 1 que
representan el nivel en el que está el agua en la Cisterna 1. Esto permitirá realizar el
complemento a2 del nivel en el cual se encuentra el agua en la cisterna 1.

De igual manera la salida de este comparador A<B estará conectada a una compuerta NOT. La
salida de esta compuerta NOT se dirige hacia 4 compuertas XOR que además de tener esta
conexión tienen incorporada la conexión los valores binarios que marca la salida del
codificador de prioridad 2 que representan el nivel en el que está el agua en la Cisterna 2. Se
realizan estas conexiones ya que en el caso de que el valor de la salida A<B sea un voltaje bajo
se identifica que el valor menor de entre las dos cisternas es el nivel de la cisterna 2, por lo que
esta compuerta NOT cambia el valor del voltaje de salida del comparador y al ingresar en las
compuertas XOR obtenemos el Complemento a2 del nivel de la Cisterna 2

Por lo tanto, de esta salida del comparador dependiendo de su valor obtendremos el valor del
complemento a2 tanto de la cisterna 1 o de la cisterna 2 evaluando cual es menor.
Estos valores obtenidos tanto de las primeras 4 compuertas XOR, ingresarán a un sumador
(74LS83), al igual que los valores obtenidos de las segundas 4 compuertas XOR. En el acarreo
de entrada del sumador ingresa un valor de Vcc. La función de este sumador es realizar la

5
adición del número mayor entre los niveles de las dos cisternas más el complemento a2 del
número menor.

Las salidas de este sumador se conectarán a un decodificador 74LS147 que permitirá que el
binario que entregue este sumador se transforme en un decimal, para terminar el proceso de
realizar la diferencia entre niveles de las cisternas.” El 74LS47N es un
decodificador/controlador de BCD a siete segmentos con salidas de activación en bajo,
diseñadas para la conducción directa de indicadores incandescentes o LEDs de ánodo común.”
(Godse, Adul, 2009, p.130)

Del decodificador 74LS147 las salidas se ingresarán a un led de 7 segmentos de ánodo común
para que pueda representar el valor de la diferencia en decimal.
Nivel de la cisterna más vacía (Display rojo)

Para obtener el nivel de la cisterna más vacía indicados por los sensores, se tendrá que comparar

los valores de salida del codificador por lo que utilizamos el comparador ya implantado en el

diseño.

Para delimitar el valor que indicará el display se utilizara 3 multiplexores de 2 a 1, en el diseño

utilizaremos el integrado (74LS157) que posee 4 multiplexores 2 a 1 en su estructura interna.

(Fast and LS TTL Data, 1992)

En el primer multiplexor las entradas serán los bits menos significativos de los sensores (A0,

B0), mientras que en el segundo multiplexor las entradas serán los bits (A1, B1) y en el tercer

multiplexor los bits más significativos de los sensores (A2, B2). En el integrado la entrada de

selector estará conectada a la salida del comparador cuando A>B esto se hace con el fin de que

si el valor de A>B tiene un valor de Vcc los valores de salida representaran el valor de la

cisterna 1, mientras que si el valor de salida de A>B es bajo las salidas de ambos multiplexores

representan el valor mostrado por la cisterna 2. “La aplicación de un multiplexor es de enviar

a un solo canal la información procedente de varios canales, seleccionando en cada instante el

canal de entrada mediante la combinación binaria aplicada a las entradas de selección S”.

(Pérez, 2008, pág. 127).

6
 Ya que en el problema se pide que el valor del peso menor se exprese en un display de siete

segmentos se incluye un decodificador (7447) con el fin de transformar el número binario

entregado por cada salida de los dos multiplexores y transformarlo en decimal representando

así el valor menor entre las cisterna 1 y 2.

VII. Diagrama electrónico

Figura 3: Diagrama electrónico

VIII. Lista de elementos

DSW1-DSW2: Dip switch 7 interruptores

R1 – R14: Resistencias 300 [Ω]

R15 – R16: Resistencias 100 [Ω]

7
U1-U2: Circuito Integrado 74LS148

U3: Circuito Integrado 74LS85

U4: Circuito Integrado 74LS04 (6/6)

U5: Circuito Integrado 74LS04 (1/6)

U6: Circuito Integrado 74LS83

U7: Circuito Integrado 74LS86 (4/4)

U8: Circuito Integrado 74LS86 (4/4)

U9-U10: Circuito Integrado 74LS47

U11: Circuito Integrado 74LS157 (3/4)

Display 7 segmentos de ánodo común azul

Display 7 segmentos de ánodo común rojo

IX. Conclusiones

 Para realizar el control de nivel de agua potable en las cisternas primero se seleccionan

dos codificadores con el fin de transmitir la información de los sensores en números

binarios para proceder a efectuar los siguientes cálculos. Ya que se requiere la

visualización de la diferencia de niveles mediante un display de 7 segmentos se

selecciona el método de restar mediante el complemento a2, para ello se emplea un

sumador, un circuito integrado comparador y compuertas XOR. Finalmente para

visualizar el nivel más bajo de agua potable en las cisternas se emplea el concepto del

multiplexor para cada bit.

 Los circuitos integrados no siempre se encuentran en lógica positiva, estos también

pueden funcionar en lógica negativa o en lógica mixta por ello se debe tener en cuenta

los niveles de activación de las variables de entrada y salida en todos los circuitos

integrados a utilizar. Para este diseño sin tomar en cuenta los pines de habilitación se

distingue que el circuito integrado 74LS148 emplea niveles de activación bajos en las

8
 entradas – salidas y el circuito integrado 74LS47 emplea niveles de activación altos en

las entradas y niveles de activación bajos en las salidas.

X. Recomendaciones

 Trabajar la respuesta de los sensores en lógica negativa, implica el no usar demasiadas

compuertas NOT en las entradas del codificador, reduciendo el número de integrados a

implementar dentro del circuito.

 Para realizar el restador es mucho más factible realizarlo con complemento a2 ya que a

partir de un valor que entregue el comparador se puede realizar tanto el complemento

a2 de una cisterna como del otro permitiendo que el circuito funcione y se adapte a las

condiciones planteadas

XI. Referencias

Floyd, T. (2006). Fundamentos de sistemas digitales. Madrid: Pearson Prentice Hall.

Godse, A. (2009). Electrónica digital y diseño lógico. India.: Technical Publications Pune. Primera
Edicion. 502pp.

Fast and LS TTL Data. (1992). Estados Unidos de América: Motorola Literature Distribution. (pág.
147)

Mandado Perez, E. (2008). Sistemas Electronicos Digitales. En E. Manadado Perez, Mandado Perez,
Enrique (pág. 849). Barcelona, (España): MARCOMBO, EDICIONES TECNICAS.