Mffiffiwffiww fumwmffiffiK

ffiKru mffiwmwK&ww

ffiffiffie$ffiwreffiffimffiffiffi

Hx'rftn*ri Lrcci,r¡'n
Así como en el Capítulo 5 analizamos módulos busudos en puertas, uhora toca
referirnos s módulos construidos con biestables (unidudes de memoria). Los
módulos combinacionales se justiJicuron por ser mds seguros, rúpidos, por
uhorrur espacio en las placus, uumentar la velocidad de trabajo, efc. Exactamen'
te Io mismo podemos argumentar u la horu de iustiJicar chips que realizan fun-
ciones secuencisles.
Se trata de las funciones típicas como los contadores, los registros de despluzu-
miento, los registros denominutlos cewojos ("lutch", en inglés), etc.
Todos los conceptos te resultardn mds sencillos de ententler cuando en el labo-
ratorio montes registros, contadores y diversos circuitos de entretenimiento.

t-
'-15-l
7.1. Registros AIo largo delpresente capítulo encon- i

7" 1.1 " Registros de almacenamiento

trarás los fundamentos de aquellos dis'
7. 1.2" Registros de desplazamiento positivos basados en el módulo btisico de
memoria. De tal manera que los objeti'
7.2. Contadores
vos planteados son:
7.2. L Contadores asíncronos
I .2.2. Contadores síncronos W Que conozcas los módulos contado-
7.2.3. Contadores módulo m res en sus distintas modalidades.

Autoevaluación W Que conozcas los registros de despla-

Prácticas de laboratorio zamiento.
W Que afiances tus conocimientos con
las múltiples prácticas experimentales.
W Que adquieras experiencia en diseñar
y construir registros de varios lipos y
contadores con visualización.
W Que apliques tus conocimientos para
construir experimentos útiles como
la quiniela electrónica y el dado
electrónico.
 rry
MEfulos basados en circuitos secuenciales

Registros
Se llaman así un conjunto de circuitos biestables que tienen como objetivo alma-
cenar datos binarios o bien realizar un movimiento de los mismos.

7,1.1 Registros de almacenamiento

En general responden a la estructura de la Figura 7.1.
Por las entradas se introducen los N bits a almacenar en el registro. La señal de
reloj sincronizalacarga de la información en los biestables. Las señales de control
indican la operación a realizar y por las salidas se obtiene el valor de la información
guardada en el registro.

reloj Ck
señales
de control
borrar
escribir
leer
etc.

Figura 7.1. Módulo que representa un registro de almacenamiento

Cada biestable puede almacenar el estado de un bit. Así, al agrupar una serie de
biestables con una señal de reloj podemos activar a todos juntos, de modo que cap-
turen el dato que está en sus entradas, lo almacenen y lo muestren en sus salidas.
Estos registros se llaman de carga paralela. Más adelante veremos registros que
también pueden almacenar tantos bits como biestables dispongan, pero la introduc-
ción de los datos es de forma serie.
Los biestables que componen el bloque o módulo peftenecen a alguno de los tipos
estudiados en el Capítulo 6, es decir: R-S, J-K, J-K maestro esclavo, D o T. Todos
los biestables que componen el registro trabajan en forma conjunta y controlados por
el mismo pulso de reloj Ck. Estos biestables pueden cargarse con información (escri-
tura) o bien se obtienen datos de ellos (lectura).
En la Figura 7 .2, se muestra cómo está compuesto un módulo de almacenamiento
de 4 bits, fabricado con tecnología TTL siendo su número de identificación comercial
eI7417l.
En el esquema intemo podrás apreciar que la señal de control Set de cada biesta-
ble es activa con señal bajay para que queden inactivas se han conectado a la ten-
sión +5 Vcc, mientras que las señales de control para poner los biestables en 0 se han
conectado a la señal externa Clr de modo que aplicando alií una tensión de 0 voltios
(0 lógico) reseteamos todo el registro.
Con la señal de reloj se cargan los datos binarios de entrada D0, Dl, D2 y D3 de
modo que los tenemos disponibles en Q0, Ql, Q2 y Q3, respectivamente. También
disponemos de las mismas señales de salida, pero negadas. Según la aplicación que
nos ocupe usaremos una u otra salida.

7.1.2 Registros de desplazamiento

Los registros de desplazamiento tienen en común con los de almacenamiento que
también mantienen una información que previamente se ha cargado, pero añaden la
capacidad de desplazar esa información hacia la izquierda (hacia los bits de más
peso) o hacia la derecha (hacia los bits de menos peso).
A continuación se descubren los tipos de registros de desplazamiento según sea la
forma en que se introducen y se sacan los datos (bits).

128 @ ITES-Ptntuwro
 ry
Módulos basados en circuitos secuencñles

registro de

ti
D3 o3 Es convenienle que repares
D2 o, en la simbolo gia usada en la
D1 FlguraT .2 ya que en la salida
Do Qse ha dtbu)ado un circulito,
al igual que en S y R. Se
Esquema simbólico
o2 trata áe enfalizar que esa
o, señal es activa por n:el
bajo. Hubiese baslado una
74171
de las dos indicaciones.
o3
03
a2
ú
o1
o-i
o0
oo
o-
o,
Esquema de conexionado ei;
Esquema interno
tigura7,2, Registro de almacenamiento de 4 bits modelo T]ÍL7417'l

7,1,2,1 Regisfros cle desplazamiento con entradaserie

y ñlidaserie '
Se trata de un conjunto de biestables conectados "en cascada" de forma que la
información entra en serie y sale en serie.
El biestable que contiene el bit de mayor peso (D3) tiene su entrada disponible en el
exterior, de modo que por allí introducimos la información. Ese biestable conecta su
salida Q a la entrada del siguiente biestable y así sucesivamente hasta que el biestable
que contiene el bit de menor peso tiene su salida disponible en el exterior por donde va
saliendo de forma serie la información que entró por el biestable de mayor peso.
En la Figura 7 .3-a se detalla un registro de desplazamiento tipo entrada-serie, sali-
da-serie implementado con biestables tipo D, y en la Figura 7.3-b el cronograma
correspondiente.

tigura 7.3.a. Estructura de un registro de desplazamiento entrada'serie,

salida-se¡ie con biestables tipo D

En el cronograma vemos un cuadrado pequeño que indica el nivel de la señal que

se transmite a los biestables con cada pulso ascendente del reloj.

Por ejemplo, en el momento en que aparece el flanco positivo del pulso "1", Q3
adopta el estado de su entrada que es 1, pero Q2 sigue a 0 porque en el momento del
flanco su entrada (D2: Q3) era 0. Esto hace que la señal de entrada se vaya "propa-
gando" a través de los biestables.
Como habrás podido observar, la señal que se propaga no tiene la duración del
pulso original E ya que aquélla depende del intervalo entre pulso y pulso. Si experi-
mentas con distintos "anchos" de pulsos E (siempre que permanezca a I durante 2

@ ITES-P¡na¡wuro
129
 W
Mófulos basados en circuitos secuenciales

flancos consecutivos), podrás ver que se consigue el mismo efecto mostrado en la

Figura 7.3-b con un ancho ligeramente superior al tiempo entre pulso y pulso, y otro
ligeramente inferior al tiempo entre 3 pulsos (dos períodos).

ck

tr) $3

Q3

Q2

Ql

{si ao

Figura 7.3-b. Cronograma de las señales en un registro de desplazamiento entrada-serie, salida-serie

En la Figura 7.3-c se muestra gráficamente lo que te hemos comentado'

t:3 *2X

tigura 7.3-c. Anchos exlremos que puede adoptar E y oblener el mismo efecto

7.1.2.2 Regrstros de desplazamiento con entradaserie

y sálida paralelo
Se trata de un registro de desplazamiento implementado exactamente igual que en
el caso anterior. Sólo se diferencia en que se dispone de las salidas de cada biestable
que interuiene.

tigura 7.4-a. Estructura de un registro de desplazamiento de entrada-serie, salida-paralelo

con biestables tipo D

@ ITES-PARAN\NF)
130
 r"
Módulos basados en circuitos secuen&les

En el ejemplo mostrado en las Figura 7.4-ay J.4-b,se introduce el dato 0101, o

y el mismo aparece en las salidas paralelas al cabo de cuatro pul-
sea un 5 decimal,
sos de reloj.

7.1.2.3 Reg,.qfros de desplazamiento con entrada paralelo

y salidasene
En la Figura 7.5-a se presenta el esquema de este registro de desplazamiento.

Figura 7.5.a" Estructura de un registro de desplazamiento con entrada-paralelo, salida-serie

con biestables tipo D

1:34
tn *,

'd3:=ü 03 {3:0 i

iO.1ol no te confundas al ver

D2 3?-l como "sale" el 5 por Q" (s)...
i jl:r--: 'r . ir:.-il
D1 dr=0i #,1 ,t Primero sale el bit menos
rr----11 significativo.
Do rto=t il L_l I oo=t ilir- il , t En la Figura f .5-b debes
interpretar el cronograma de
Q" como un 5 y no como un
1O. . (o "N' en hexadecimal).

Q1 ¡, I
(slao ii-?l;ffi*,
Figura 7.5.b. Cronograma de las señales en un registro de desplazamiento entrada-paralelo, salida-serie

Quizás eches en falta el

En el cronograma de la Figura 7.5-b podemos seguir la evolución de todas las seña-
Registro P aralelo-P aralelo,
les. Cuando aparece el pulso de carga (Load) las entradas D0, D1, D2 y D3 adoptan el
¿verdad? Lo que sucede es
valor comespondiente al dato a introducir. Para ello d0, d 1 , d2 y d3 deberán tener el nivel que en realidad no se trata
correspondiente en el momento de activar Load. En el caso que nos ocupa se trata del de un regislro de desplaza-
valor decimal 5. mienLo. EsLe Lipo de Regis-
A 1o largo de 5 pulsos de reloj el dato se va desplazandohacía la salida suminis- tro es igual que un Registro
trando sucesivamente el dato incorporado de forma paralela, o sea: 1- 0 - 1- 0 de almacenamienlo.
comenzando desde el bit menos significativo.

7,1,2.4 Regrsúro universal nL 74194

Se trata de un registro de desplazamiento comercial de 4 bits que cuenta con dos
entradas de control que le permite fi;ncionar como se detalla en la tabla de la Figura 7.6.

@ ITES-PARANtNFo
131
 ;r
Mof los basados en circuitos secuenciales

74194
s1 s! Funciolamiento
LS1
:
00 No se produce nlnSú1 cambio
D Desplazamiento hacia la derecha de un bit
c : por cada pulso de reloj
B
01 RS1 determina el valor de OA
A blt luevo qYe gntla
I
Desplazamiento hacia la izquierda de un bit
RS1 ' por cada pulso de reloj
10 : LS1 determina el valor de OD
ck bit que entla
luevo
eF s1 so , Se cargan en los biestables internos los
| 1 , datos binarios que presentan A, B, C y D
, t cuando aparece el Pulso de reloj
¡ico
Simbolo lógico
Tabla de funcionamiento

Figura 7.6. Registro de desplazamientoT4lg4 de cuatro bits

Cuando se aplica un nivel lógico 0 a la patita Clr, todos los biestables adoptan el
valor 0, es decir:
QA: QB: QC: QD: O

Contadores
Son registros compuestos por n biestables con entrada serie, salida paralelo, pero
que no funcionan como registros de desplazamiento sino que en su salida se obtiene
una secuencia de conjuntos de I y 0 de forma que respondan a distintos códigos:
binario puro, BCD, Gray, etc. Figura 7.8.

: contador binario contador : contador

crly : BCD
:-.111":31 -
OdOcObOa Od Oc Ob : odocQboa
, Oa

lo :o o o o r:0 :0 0 0 0 0t0 0 0 0
i1 'O 0 0 'l
,:1 ,Q 0 0 1 1.0 0 0 1

,2,0 o 1 o ,:2 ;0 0 1 1 2 o 010

,3 0 1 . e Oo 1 3.0 0 1
,4:0,o 1 0
1 0 1

0 ',40110 4'O 1 0 0

12, 00 12 010 81000

13, 01 13 011 1.0 o 1

14, 10 14 001 -9
1?.
11 15 000
Figura 7.8. Tabla de Verdad de distintos contadores binarios

ITES-Ptmuwro
132 @
 ry
Módulos basados en circuitos secuencÉles

El contaje siguiendo un código determinado puede ser ascendente o descen-

dente.
A continuación veremos una serie de contadores con distintas parlicularidades. A
fin de no complicar el esquema de los mismos, se hace referencia a un contador de
sólo 3 bits.
Los contadores los clasificamos en:
¡ Contadores asíncronos
o Contadores síncronos
En los contadores asíncronos los biestables se conectan "en cascada", o sea, la
entrada de reloj se conecta a la entrada de Ck del biestable de menor peso (Qa) y la
salida de éste a la entrada de Ck del siguiente biestable, y así sucesivamente con los
siguientes.
En los contadores síncronos, en cambio, la entrada de reloj se conecta al Ck
de todos los biestables que componen el contador, de modo que todos cambian
a la vez.

7,2,1 Contadores asíncronos

Se denominan así por tener los biestables conectados "en cascada". Figura 7.9.

,Oc ObOal S En el cronograma de S

(Figura 7.9) los números
ñ 000 corresponden a los niveles
:0 0 1:1
\a 0
deO 0\a
r0 102 \D

ck i0 11,3 Por ejemplo:

00'4
0 1r5
Reset 1 0 6
117
='i io;, ú'.üt

tn *'
nsr +t
Oa

ob -*t
Oc
-*t
s
-3t

Figura 7.9. Contador asíncrono y ascendente de 3 bits. Esquema, Tabla de Verdad y cronograma

En los contadores asíncronos existe el inconveniente de que se va produciendo

un retardo en la activación de los biestables, ya que cada biestable cambia de estado
después que ha cambiado el precedente.

7,2,2 Contadores síncronos

Si analizamos la Tabla de Verdad del contador ascendente en binario natural
vemos que:

ITES-Ptn¿utaro
@
133
 4
Mófulos basados en circuitos secuenciales

1. Qa cambia siempre que aparece el pulso de reloj

2. Qb, Qc y sucesivos cambian cuando todos los anteriores son l.

OcQbQa:S:
, o o _0. I o I

Ir0o o .1.: i 1 i

1 0:2.
E1 o 1I..1: i 3
i1 0 0:4: :

Si queremos lener un conta- i1 0 1,U,

dor descendente, enlugar áe 1 1 0 6l
lomar la salida Q de cada .:f.l.J..,"Li . ! ,
bieslable para obLener la S = f (Oc, Ob, Oa)
entradaT del siguienV: bies-
Figura 7.10-a. Contador síncrono y ascendente de 3 bits
lable, lomaremos la Qmien-
lras que el reslo se man-
Lendrá como se aprecia en Vemos que al usar la puerla AND, tal como muestra la Figura J .10-a, se garanti-
la FiguraT.lO-a. za que la entrada T queda preparada para cambiar en el próximo pulso.
Resulta interesante verificar que para implementar un contador binario descendente
se debe procurar que el cambio se produzca cuando los estados anteriores sean 0.

En la Figura 7.10-b se aprecia cómo las señales cambian alavez con el flanco del
reloj.

ck -,
RST *3t

-:}t
-*t
-Ft

Figura 7.10-b. Ctonograma de un contador síncrono y ascendente de 3 bits

7.2.3 Contadores de módulo m

Los contadores que hemos visto anteriormente comienzan desde el estado cero
(cuando el estado de todos sus biestables es 0) y evolucionan hasta que todos son 1,
con 1o que, en el próximo pulso de reloj, vuelven al estado cero.
En el caso de los contadores de módulo m se trata de contadores que no agotan
todos sus estados posibles. Es decir, evolucionan hasta el valor m y retornan a cero.
Obviamente m es un número menor que 2n, siendo n el número de biestables que
intervienen en el contador.
m<2
Para conseguir un contador que cuente hasta m hay que incluir un circuito com-
binacional que resetee todos los biestables cuando se alcanza ese valor.
Vamos a desarrollar un contador módulo 5 con dos tipos de inicialización (reseteo):

|. Inicialización as íncrona.
2. lnicializaci ón s íncrona.

ITES-Ptnuvwro
134 @
 Módulos basados en circuitos secueffies

7,2.3.1 Contador de módulo m asíncrono

Estos contadores disponen de un circuito combinacional que detecta que se ha lle-
gado al valor m * 1 y entoncesresetea todos los biestables que componen el conta-
dor. Según utilicemos biestables con nivel de reset por alto o por bajo será el tipo de
puefia usada en el circuito combinacional.
En la Figura 7.11 podemos observar el circuito combinacional necesario para un
:
contador de módulo m 5 considerando que Clr actúe por alto o por bajo.

Oa
ob
Oc

Figura 7.11. lógica combinacional según se trate de cleat por nivel alto o bajo

Y ahora en la Figura 7.12-a se muestra cómo se implementa un contador asíncrono

ascendente módulo m:5.

ob ua,ü
,00 o ioi
:0 0 1i1
i0 1 0 t2.
io 1 1t3:
', 10 0 r4l
t1q , "1 . ti 5 :

;:1"".1 0: '. .'. :.. ..'.

6 :
.....'" i
=:1:..

Figura 7.12.a. Contador ascendente de módulo 5 asíncrono

ck -'t
Clr -¡t
Oa -*t
ob -*t
-+t
-rt
Figura 2.12-b. Cronogtama de un contador asíncrono ascendente de módulo 5

Se produce un efecto indeseado al tener que llegar hasta 6 para tener las condicio-
nes de puesta a cero, como se manifiesta en la Figura L12-b, ya que durante el tiem-
po que los biestables toman el valor 0 la salida permanece en un valor que no debie-
ra darse. Vamos a buscar la forma de evitar este efecto.

@ ITES-P¡mtwuro
135
 al
Módulos basados en circuitos secuenciales

7,2.3.2 Contador de módulo m síncrono

Seguimos con el caso práctico de implementar un contador de módulo 5, pero

ahora usaremos biestables con Reset y no con Clear. Puesto que la acción de Reset
es igual a la del Clear pero cuando se produce el pulso de reloj, ahora la combina-
ción de puertas debe detectar el 5 y no el 6, con lo cual eliminamos los pulsos inde-
seados de la implementación anterior.

i* -**'-
*-'*-*-] -* - -1
iOcObOarS]
----*--*"-"-*--1"- -*-1
i
i0 0 0 iol
i0 0 1i1i
¡O 10':2
0 1 1 3i i

1 o o 4l
l-il"-.-9-"".,1,i :-9 i

Figura 7.13-a. Contador ascendente de módulo 5 síncrono

ck *+t
ñsr .+ t
ou l--_l l--l [_-l [--] . l-_-l *,
ob -+t

Figura 7.13-b. Cronograma de un contador síncrono ascendente de módulo 5

Como se aprecia en la Figura 7.13-b, no se produce el efecto indeseado de los con-

tadores asíncronos, pues el circuito paralapuesta a cero de los biestables se activa
cuando llegamos al final de la cuenta y sólo es efectivo cuando llega el próximo
pulso de reloj.

7.1 tJn registro de desplazamiento que trabaja con 8 bits necesita.

Autoevaluación J l6 biestables.
J 8 biestables.
ú 4 biestables.
7.2 Para la construcción de un registro de desplazamiento el biestable que mejor
se adapta es el:

[f Tipo J-K maestro-esclavo.

f Tipo T.
D Tipo D.
f Tipo R-S

ITES-Pantut:ro
136 @
 Módulos basados en circuitos secue@s

7.3 Supón que aplicamos una señal de reloj con una frecuencia de 10 KHz a un
registro de desplazamiento de 8 bits. El tiempo que empleará en desplazar a
los ocho bits será de:

O 18 ms.
[f 8ms
D 0,8 ms
[f 1,8 ms

7.4 Si en un registro de desplazamiento de entrada serie y salida paralelo de 8

bits mantenemos la entrada a nivel 1, al cabo de 4 pulsos de reloj su salida
presentará el siguiente estado:
(supondremos el caso de que la salida es 00000000 inicialmente y que la
entrada se produce por el bit de menor peso.)
-f 00001111
[f 00111100
D 11110000
-f 10101010
7.5 ¿Cómo distinguirías un contador síncrono de otro asíncrono?.

[f Por el tipo de biestable con que se construyen unos y otros.

[f Por la capacidad de ser cargados en paralelo o no.
[f Por la forma en que se activan las señales de reloj.
[f Por la cantidad de bits que manejen.
7.6 Para construir un contador de módulo 5 son necesarios:

I 5 biestables.
J 32 biestables.
[f 3 biestables.
n 10 biestables.

7.7 Para la construcción de un contador el biestable que mejor se adapta es el:

[f Tipo J-K maestro-esclavo.

ff Tipo T.
f Tipo D.
[f Tipo R-S

7.8 Un contador de módulo m funciona correctamente cuando se hace uso del:

ff Reset asíncrono.
f Reset síncrono.
fl No depende de ninguno de los dos tipos de reset.

@ ITES-PnneNwro
137