Instituto Politécnico Nacional
“LA TÉCNICA AL SERVICIO DE LA PATRIA”
ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA
Y ELÉCTRICA
UNIDAD ZACATENCO
PRACTICA No.13
“MAQUINA DE ESTADO”
ALUMNO: CABRERA ARRIETA JESÚS HERNÁN
No DE BOLETA: 2019300985
MATERIA: CIRCUITOS DIGITALES
GRUPO: 5CM3
Objetivo: Demostrar el funcionamiento de un detector de secuencia.
NOCIONES TEÓRICAS
Sincrónica – cambios de estados ocurren en todos los elementos de
almacenamiento al mismo tiempo (de acuerdo con una señal periódica – el reloj o
clock)
Representaciones de máquinas de estados finitos (finite state machines)
Estados: determinado por posibles valores en elementos de
almacenamiento
❒ Transiciones: cambios de estado
❒ Reloj (clock): controla cuando los estados pueden cambiar al
controlar elementos de almacenamiento
❒ Lógica secuencial
• secuencia traversa una serie de estados
• basado en secuencia de valores de señales de input (x)
Simular el funcionamiento del detector de secuencia trabajado en
clase (libro Análisis y diseño de circuitos secuenciales, Nagle,
Carrol & Nelson, ejemplo 8.11 Pag. 530).
Diseñar un circuito secuencial síncrono con una línea de entrada y una línea de
salida que reconozca la cadena de entrada x = 1111. El circuito también debe
reconocer las secuencias traslapadas, como se ve en la cadena de salida z que
resulte de la siguiente cadena de entradax:
X= 1101111111010
z = 0000001111000
A =00
B = 01
C= 10
D = 11
Diagrama de Estados
Tabla de Estado
Tabla de transición y mapa de salida
La figura 8.31 muestra los mapas de excitación para la realización del circuito con
un [Link] T con reloj; las ecuaciones del circuito lógico correspondiente son
La figura 8.31 b muestra los mapas 'de excitación para la realización del circuito con
un [Link] JK con reloj. A continuación, damos las ecuaciones lógicas obtenidas
de estos mapas K; la figura 8.32 muestra el hardware utilizado para realizar estas
ecuaciones.
También podemos deducir las ecuaciones de excitación del jlip-jlop JK mediante el
método de la ecuación de aplicación. Primero deducimos los mapas K de excitación
a partir de la tabla de transición, como se muestra en la figura8.3 l c. De ellos,
podemos deducir las ecuaciones de estado siguiente.
Mapa de Karnaugh
Circuito simulado
FUENTE DE 5 V
RELOJ
Entrada X
Salida Z
Conclusión
Concluyendo esto nos permite conocer el estado anterior y el estado próximo al que
pasará la máquina. Este tipo de técnica permite expansión de la máquina, esto
debido a que solo se agrega un nuevo estado conteniendo un proceso diferente.
Todas las máquinas de estado finito tienen un conjunto de estados, incluido el
estado inicial, un alfabeto fuente y una función de transición que a cada pareja de
estado y dato de entrada le asigna el estado siguiente. Los estados de la máquina
le dan unas capacidades de memoria limitadas.
Bibliografía
(s.f.). Obtenido de [Link]
(s.f.). Obtenido de [Link]
Victor [Link], H. T. (s.f.). Analisis y Diseño de circuitos logicos digitales. PEARSON.
