CIRCUITOS DECODIFICADORES Y CODIFICADORES
ESPECIALIDAD:
INGENIERÍA ELÉCTRICA
INFORME PREVIO N°5:
CIRCUITOS DECODIFICADORES Y CODIFICADORES
ALUMNO:
GARIBAY QUISPE RENATO SEBASTIÁN
CÓDIGO:
17190200
DOCENTE:
ING. OSCAR CASIMIRO PARIASCA
LIMA-PERÚ
2020-I
LAB. CIRCUITOS DIGITALES UNMSM-FIEE 2020
Tema: Circuitos decodificadores y codificadores.
I. OBJETIVOS:
Analizar, diseñar y construir circuitos lógicos combinacionales tales como
codificadores, decodificadores y sus aplicaciones.
II. MATERIALES Y EQUIPOS:
CI. TTL: 7400,7402, 7404, 7406, 7408, 7410, 7411, 7420, 7430, 7432, 7447, 74138,
74139, 74154, 74155, 74LS147, otros.
8 diodos LED.
1
8 resistencia R=120 de Watt.
4
Display de ánodo común.
Protoboard.
Alambre sólido UTP (o AWG No. 30) diferentes colores.
Pelador de alambre.
Alicate de punta.
Fuente de voltaje C.C. regulada de 5 voltios.
VOM. Opcional.
Osciloscopio.
Generador de pulsos.
III. CUESTIONARIO PREVIO:
1. Verificar el circuito codificador de teclado decimal al código BCD con el 74LS147.
2. Analizar la operación del decodificador 74LS47 (74LS48) y su uso con un display de
siete segmentos de ánodo común.
El decodificador 74LS47 se utiliza para que 4 interruptores situadas en la parte inferior
del CI sean las entradas (D,C,B,A) y las 9 patas superiores vayan conectadas al display
de siete segmentos. Los valores que toman estas entradas son de BCD, y la salida sería
el dígito del display, cumpliendo la siguiente fórmula:
Dígito=D∗23 +C∗22 + B∗21 + A∗20
D C B A DÍGITO
0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9
No se toman los valores del 10 al 15 ya que no habría un resultado preciso para estos, si
se desea que el resultado esté entre estos valores, entonces se debería tener 2 displays, o
sino uno de 14 o 16 segmentos.
3. Cómo hallaría experimentalmente cada uno de los terminales de un display de siete
segmentos de ánodo común. Y si fuese de cátodo común.
Como se puede observar en la figura, los
LED’s dentro del display siguen una
secuencia que va desde “a” hasta “g”, y por
la parte inferior podemos observar el punto
“P”. Este punto se nos puede hacer de
referencia ya que esta siempre va a ser la
estructura de los diversos displays en la
práctica. El terminal com(común) que se
puede ver en la parte superior e inferior va
a depender de si este es ánodo común o
cátodo común. Si este terminal es ánodo
común, entonces se le conecta a la
alimentación(V+); y si es cátodo común,
entonces se conectaría a tierra. He de
recordar que en la práctica siempre se
conecta con resistencias estos dispositivos.
4. Dibuje el diagrama lógico de un decodificador completo de 2 bits. Repita para un
decodificador de 3 bits. Utilice compuertas lógicas básicas.
En estos decodificadores completos de 2 y 3 bits se usaron compuertas lógicas básicas
NOT y AND teniendo de “n” entradas y “2n” salidas.
Decodificador de 2 a 4 líneas
Decodificador de 3 a 8 líneas
5. Verificar el funcionamiento del decodificador 74138, el 74139 y el 74154. Identifique
los números de terminales.
74LS138 es un miembro de la familia
'74xx' de puertas lógicas TTL. El chip está
diseñado para decodificar o
desmultiplexar aplicaciones y viene con
configuración de 3 entradas a 8 salidas. El
diseño también está hecho para que el chip
se use en aplicaciones de decodificación
de memoria o enrutamiento de datos de
alto rendimiento, que requieren tiempos de
retardo de propagación muy cortos.
El 74LS139 es un decodificador /
demultiplexor dual de 2 líneas a 4 líneas,
circuito TTL MSI con Schottky-Clamp,
diseñado para usarse en decodificación de
memoria de alto rendimiento o
aplicaciones de enrutamiento de datos que
requieren tiempos de retardo de
propagación muy cortos.
El NTE74154 es un decodificador
monolítico de 4 líneas a 16 líneas en un
paquete tipo DIP de 24 derivaciones y
utiliza circuitos TTL para decodificar
cuatro entradas codificadas en binario en
una de las dieciséis salidas mutuamente
excluyentes cuando ambas entradas
estroboscópicas, G1 y G2 , están bajos.
6. Analizar la operación del decodificador 74LS155 como un decodificador dual 2 x 4 o
como un decodificador simple de 3 x 8.
El SN74LS155AN es un circuito monolítico Transistor-Transistor-Lógica (TTL) que
cuenta con un demultiplexor doble de 1 a 4 líneas con luces estroboscópicas
individuales y entradas de direcciones binarias comunes. Cuando ambas secciones están
activadas por las luces estroboscópicas, las entradas de direcciones binarias comunes
seleccionan y enrutan de forma secuencial los datos de entrada asociados a la salida
apropiada de cada sección. Las luces estroboscópicas individuales permiten activar o
inhibir cada una de las secciones de 4 bits como se desee. Los datos aplicados a la
entrada 1C se invierten en sus salidas y los datos aplicados en 2C \ no se invierten a
través de sus salidas. El inversor que sigue a la entrada de datos 1C permite su uso
como decodificador de 3 a 8 líneas o demultiplexor de 1 a 8 líneas sin conexión externa.
Los diodos de sujeción de entrada se proporcionan en todos estos circuitos para
minimizar los efectos de la línea de transmisión y simplificar el diseño del sistema.
Las luces estroboscópicas individuales simplifican la conexión en cascada para
descodificar o demultiplexar palabras más grandes.
Los diodos de sujeción de entrada simplifican el diseño del sistema.
Voltaje de entrada de 7V.
Voltaje de entrada de alto nivel 2V.
Tensión de entrada de bajo nivel de 0.8V.
Aplicaciones: Industrial.
7. Indique la forma de utilización de un decodificador para generar una función lógica
determinada.
Un decodificador también puede utilizarse para implementar funciones lógicas en la
forma SOP, basta colocar una compuerta OR que tome todas las salidas
correspondientes para las cuales la función tiene que valer 1.
8. Un circuito combinacional tiene 3 entradas X, Y, Z y 3 salidas F1, F2, F3 donde:
F 1= X . Z+ X́ . Ý . Ź F 2= X́ .Y + X . Ý . Ź F 3=X . Y + X́ . Ý . Z
Diseñar los circuitos combinacionales con un CI decodificador 74155 y compuertas
básicas.
9. Diseñar las funciones lógicas de una o más salidas, usando decodificadores 74138 o
74139 binarios y compuertas NAND (7410, 7420, 7430) u otros CI:
a) F=Σ x , y , z (2,4,7)
b) F=Σ a , b , c , d (2,4,6,14)
c) F=Σ w , x , y (1,3,5,6) G=Σ w , x , y ( 2,3,4,7)
d) F=Σw , x , y , z (0,1,2,3,5,7,11,13)
A B C F
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1
F= Á . B . Ć+ A . B . C+ A . B́ . Ć
IV. CONCLUSIONES:
Se analizó, diseñó y construyó circuitos lógicos combinacionales tales como
codificadores, decodificadores y sus aplicaciones.
V. FUENTES CONSULTADAS:
[1] Pvjl.pbworks.com, 2020. Available: https://pvjl.pbworks.com/f/compuertas
%20universales.pdf.
[2]"Leyes De Morgan", Mecatrónica LATAM, 2020. Available:
https://www.mecatronicalatam.com/es/tutoriales/teoria/algebra-booleana/leyes-de-
morgan/.
[3]"LogicSim - Simulador de Compuertas Lógicas V1.02", Weblidi.info.unlp.edu.ar,
2020. Available:
http://weblidi.info.unlp.edu.ar/catedras/organiza/circuitos/editor_simple.html.].
