4 OSCILADOR COLPITTS

El oscilador Colpitts lo inventó el ingeniero en electrónica estadounidense Edwin

Henry Colpitts en 1918, proporciona una señal analógica de forma senoidal periódica en las
terminales de la salida del circuito, la señal del oscilador debe ser estable en: amplitud,
frecuencia, y ancho de banda. Los osciladores proporcionan una señal para ser usada en los
circuitos de transmisión. El nombre se debe por la topología del circuito tanque que está
constituido por dos capacitores y un inductor.

En el oscilador Colpitts los componentes (transistor, amplificador operacional,

circuitos integrados específicos, etc.) se debe seleccionar adecuadamente para su correcta
operación en la frecuencia deseada y en especial en altas frecuencias. La selección
adecuada de los elementos es para evitar cambios en su comportamiento en altas
frecuencias, por la tecnología empleada en su construcción y fabricación.

El principio del circuito tanque del oscilador Colpitts se basa en la carga y descarga
en voltaje y corriente de los componentes: inductivo (L) y capacitivos (C1 y C2), como se
aprecia en la figura 4.1. Los capacitores C1 y C2 están conectados en serie en la terminal a
tierra por ser un punto en común. Hay una relación de proporción entre el valor de C1 que
es menor comparado con C2 es mayor.

Figura 4.1. Circuito tanque del oscilador “Colpitts”.

La realimentación del circuito tanque del oscilado Colpitts es positiva, dependen de

los valores y características de materiales usador en los elementos L y C, que fijan la
frecuencia de operación o de resonancia como la indica la ecuación 4.1., del oscilador. El
valor de C es de la relación equivalente de los capacitores C1 y C2.

fr = 1 ∕ (2𝜋√(𝐿𝐶)) (4.1)

El oscilador Colpitts puede realizarse con transistores ver figura 4.2 y con
amplificador operacional ver figura 4.3; el oscilador Colpitts con el transistor, debe estar
polarizado para fija su punto de operación en cualquier configuración y su realimentación
positiva se obtiene mediante los elementos adecuados del circuito tanque y el amplificador.
En el caso del amplificador operacional es recomendable emplear una fuente dual, y la
realimentación positiva se obtiene al conectar el circuito tanque con la entrada no inversora
del operacional.

El oscilador Colpitts con transistor se usa un inductor de choque o comúnmente

llamada bobina de choque XLRFC (choke) es para evitar que la señal alterna del oscilador
pase a la fuente de alimentación Vcc y afecte lo menos posible al circuito. El
1
JJP028
condensadores de desacoplo en la conexión entre la fuente de alimentación y en el oscilador
Colpitts es para aislar el ruido de la fuente de alimentación con el oscilador, evitando la
introducción de ruido de la fuente de alimentación a la señal del oscilador. El Inductor
(bobina) de Choque (Shock) de RF debe tener una reactancia inductiva alta. Este oscilador
se utiliza para bandas de VHF (Very High Frecuency), frecuencias que son de 30 MHz a
300 MHz; frecuencias difíciles para el oscilador Hartley, ya que requeriría inductores muy
pequeñas.

Figura 4.2. Oscilador “Colpitts” con Transistor “BJT”.

Figura 4.3. Oscilador “Colpitts” con Amplificador Operacional.

5 OSCILADOR CONTROLADO POR VOLTAJE

2
JJP028
 (Voltage Controlled Oscillator) “VCO”

Los circuitos Osciladores Controlados por Voltaje “VCO” analógicos y digitales son
circuitos capaces de proporcionar en las terminales de salida una señal periódica variable en
frecuencia conforme varia la amplitud de la señal aplicada en sus terminales de entrada.
Son más usados en circuitos de comunicación transmisión y recepción de información, son
usados como osciladores locales para mezcladores y convertidores de frecuencia, como
entrada de frecuencia de la portadora para moduladores, telemetría, sintetizadores de
música electrónica y verificación, y calibración de instrumental de laboratorio. En
receptores son usados en circuito amarradores (fijadores) de fase; conocidos como “PLL”
(PhaseLocked-Loop) de sus siglas en ingles, como selector de canal, o en sintetizadores de
frecuencia para proporcionar una determinada frecuencia controlada. Los circuitos de
buena estabilidad y precisión en frecuencia, son necesarios para sistemas de
comunicaciones digitales.

Un “VCO” está constituido esencialmente de dos componentes: una parte activa,

siendo el amplificador y una pasiva, siendo la red de realimentación positiva al sistema y
generalmente contiene un elemento de reactancia variable para controlar la frecuencia. Los
“VCO” como bloque son los principales para todos los sistemas de comunicación
analógica.

Los circuitos “VCO” se usan como osciladores locales para mezcladores y

convertidores de frecuencia, como entrada de frecuencia de la portadora para moduladores..

5.1. PARÁMETROS DE LOS CIRCUITOS OSCILADORES CONTROLADOS POR

VOLTAJE “VCO”:

 Frecuencia: La frecuencia deberá ser estable al no variar el voltaje. Frecuencia

central; es la frecuencia en donde se tiene el valor medio de todo el rango de trabajo
del oscilador. Las frecuencias ω1 y ω2 son las frecuencias máxima y mínima del
oscilador, los voltajes V1 y V2 son los voltajes de control para cada frecuencia y la
pendiente es la ganancia del oscilador.
 Rango de entonado: Está relacionado directamente con las frecuencias máximas y
mínimas y los voltajes de control V1 y V2.
 Estabilidad en amplitud y frecuencia de salida.
 Amplitud de la señal de salida. La amplitud de salida del “VCO” deberá ser lo más
grande posible (está relacionada directamente con la potencia) y menos sensible al
ruido.
 Pureza espectral. Tiene que ver con el límite sobre el ruido permitido a cierta
frecuencia de offset. La señal tiene que ser lo más pura posible, de no ser así se
presenta ruido.
 Ruido en fase y en señ[Link] ruido tiene que ver con la precisión y la estabilidad
en frecuencia. Los requerimientos específicos del ruido contenido en la salida son:
fluctuación (jitter) y ruido de fase. El ruido electrónico, el ruido por la fuente de

3
JJP028
 alimentación, como otros tipos de ruido inherentes al sistema pueden producir
cambios en frecuencia, fase y magnitud en la oscilación.
 El Ruido de fase es muy importante, como el circuito es un sistema retroalimentado
y considerando cada fuente de ruido como una entrada. El ruido de fase obtenido a
la salida estará en función de las fuentes de ruido en el circuito y de los
componentes de ruido por la atenúa (o amplifica) del circuito de retroalimentación.

Conocer las variables involucradas en el VCO facilita comprender su

comportamiento, es de interés: Frecuencia central de operación, Frecuencia mínima,
Frecuencia máxima, Voltaje de control mínimo, Voltaje de control máximo, Voltaje de
control central, Potencia entregada, Potencia consumida por el circuito, Rendimiento en el
consumo, Ruido de fase, Ruido de señal, Razón portadora a ruido, Ancho de Banda,
Ganancia en voltaje, Impedancia de salida del oscilador y otras.

5.2. VCO CON CIRCUITO INTEGRADO ICL8038.

Se recomienda el circuito integrado ICL8038 fabricado con avanzada tecnología en

monolítico integrado, utiliza diodos de barrera Schottky, resistores de película delgada, y de
señal estable en variaciones de temperatura y de la fuente de alimentación. Se puede
conectar con circuitos de realimentación de fase bloqueada para reducir desviación de la
temperatura.

El ICL8038 de la empresa Intersil (líder en el diseño y la fabricación de

semiconductores analógicos de alto rendimiento) usado por lo general como generador de
formas de onda de precisió[Link] una señal de alta precisión de forma sinusoidal,
cuadrada (de pulso) y triangular (diente de sierra), con un mínimo de componentes
externos. La frecuencia (o tasa de repetición) puede ser seleccionada externamente de
0.001Hz a más de 300kHz mediante el control de resistores o capacitores.

Figura 5.1. Circuito integrado como VCO.

El circuito ICL8038 como “VCO” se recomienda usar el de la figura 5.1.,
recomendado por el fabricante Intersil. La linealidad del voltaje de barrido de entrada frente
a la frecuencia de salida, se mejora significativamente usando un amplificador operacional.

4
JJP028
5.3. VCO CON AMPLIFICADOR OPERACIONAL.

El “VCO” con Amplificadores Operacionales es un circuito básico que consta de un

arreglo de amplificadores operacionales, uno es un integrador y el otro es un comparador
con histéresis., como en la figura 5.2. El voltaje de salida del comparador está limitado por
el transistor y las tensiones umbrales del ciclo de histéresis mediante los resistores y el
transistor.

Figura 5.2. Circuito VCO con Amplificadores operacionales.

La ganancia del integrador es k, generando una señal rampa (triangular) en su salida

bajo la relación RC. Este arreglo permite generar una onda triangular para obtener ondas
cuadradas y senoidal; muy usado en los generadores de funciones. Existen otros arreglos de
componentes y de Amplificadores Operacionales para obtener un circuito Oscilador
Controlado por Voltaje “VCO” analógico.

El Oscilador Controlado por Voltaje (VCO) se obtenerse a partir de un oscilador de

onda triangular, la integración proporcional la variación del voltaje como cambie el voltaje
de control. El comparador conmutará su salida a nivel alto o bajo según el caso para activar
o desactivar el transistor o diodos y se repite el ciclo.

5.4. VCO DIGITAL CON EL CI 555.

El circuito integrado 555 es un multivibrador o temporizador digital de propósito

general muy popular, confiable, fácil de usar y de bajo costo, comercializado en 1971 por
la empresa Signetics Corporation. Opera con voltajes de +5V a +18V, compatible con
TTL (Lógica Transistor Transistor) como con Amplificadores Operacionales.
Internamente está constituido por dos comparadores de tensión, dos transistores, tres
resistencias iguales y un multivibrador biestable tipo R-S usado como memoria y una
etapa de salida.

5
JJP028
 El 555 como Oscilador Controlado por Voltaje “VCO” digital tiene su base en el
multivibrador astable (ningún estado estable), conmutando en tiempos establecidos por los
elementos resistivos y capacitivos, la frecuencia de operación se establecen con la carga y
descarga de condensadores mediante los resistores externos, los cuales fijan a la frecuencia
de operación. Para obtener un “VCO” a partir del astable es mediante la terminal 5 del CI
555, como se muestra el diagrama en la figura 5.3., los componentes R1, R2 y C1; deben
cumplir lo establecido para el diseño del “VCO”, el voltaje aplicado a la terminal 5 puede
variar desde 1.7 volts hasta Vcc en la configuración astable. Modificando el voltaje en la
terminal 5 en la configuración astable causará que la frecuencia original del astable en la
terminal de la salida 3 sea variable en frecuencia. Si esta terminal no se utiliza, se
recomienda ponerle un condensador de 0.01uF para evitar las interferencias o emplearla
como “VCO”.

Figura 5.3. Circuito VCO con el 555.

La fuente de señal del generador de funciones se aplica en la terminal 5 del CI 555.

La determinación de la amplitud y frecuencia de la señal de entrada depende de las
características del CI 555, la frecuencia de salida está fija por los valores de resistencia y
capacitores en el CI 555, que varía conforme varía el voltaje de la señal que opera a pesar
de la frecuencia de la señal de entrada.

6
JJP028
 6 “PLL” (PHASE-LOCKED LOOP)
CIRCUITO DE LAZO FIJADOR DE FASE
(CIRCUITO FIJADOR DE FASE REALIMENTADO)

El Circuito PLL (Phase Locked Loop) se puede traducir como “fijador realimentado
de fase”, le llamaremos “Fijador de fase realimentado”. El PLL es un circuito realimentado
que genera una señal de salida con amplitud fija y su frecuencia coincide con la frecuencia
de entrada en un margen determinado. El PLL se analiza de forma lineal, no-lineal o lineal
no-lineal, se considera comportamiento de todos los componentes de manera ideal y/o real.

En 1923 la base del PLL es un circuito que sincroniza automáticamente dos

osciladores electrónicos que se sintonizan para oscilar en frecuencias ligeramente diferentes
pero acoplados a un circuito resonante que oscilaría a la misma frecuencia. En 1932
investigadores británicos desarrollaron una alternativa al receptor superheterodino de
Edwin Armstrong, el receptor de conversión directa (homodino o sincronizado); es un
sistema con un oscilador local que sintoniza la frecuencia de entrada deseada y se
multiplica con la señal de entrada. La señal de salida resultante incluía la información en la
modulación original. Se buscaba desarrollar un circuito receptor alternativo que requiriera
menos circuitos sintonizados que el receptor superheterodino. Como la señal del oscilador
local se desplazaría rápidamente en la frecuencia, se aplicó una señal de corrección
automática al oscilador, manteniéndolo en la misma fase y frecuencia de la señal deseada,
pero su uso fue restringido por la complejidad y el alto costo, ha tenido aplicaciones
militares y de investigación.

En 1943 el circuito PLL es empleado en los televisores para sincronizar el barrido

de las líneas horizontales con los pulsos de sincronismo de la estación emisora; en los
receptores incluso de dos lazos completos enganchando en fase, uno para la sincronía de la
señal generada para el barrido de líneas, señal de sincronismo vertical “VSync” y otro que
engancha en fase y frecuencia a la etapa de salida de sincronismo horizontal “HSync”. En
1960 se logra desarrollar un sistema PLL en un circuito integrado. La NASA los aplicó para
compensar las variaciones de frecuencia en las transmisiones de los satélites, debido a la
inestabilidad de los componentes y al efecto “Doppler”.

Los PLL (Phase Locked Loop) son muy usados en los circuitos de transmisión y
recepción de información tanto en sistemas analógicos como en digitales. Es un circuito
que toma una señal externa como referencia para controlar la frecuencia y fase de un
oscilador. Actualmente el PLL se aplica en: Moduladores en FM, Demoduladores de
señales en FM, FSK y QPSK (bucle de costas), Filtros de seguimiento, Osciladores
estables, y Sintetizadores de frecuencias. También tienen una amplia aplicación en sistemas
de control de motores y en potencia de fuentes conmutadas. Se desea sistemas con buena
estabilidad y precisión en frecuencia y esto se logra con la realimentación del “PLL”.

6.1. FORMAS DE ANALIZAR CIRCUITOS “PLL”.

1.- Análisis lineal: Se consideran todos los componentes de comportamiento lineal y el

PLL está inicialmente enganchado o fijado.

7
JJP028
 2.- Análisis no-lineal: Es el análisis que considera el comportamiento no-lineal real de
todos los dispositivos.

3.- Análisis lineal, no-lineal: Es el análisis que considera el comportamiento real de

todos los dispositivos, ya sean lineales o no-lineales.

El sistema básico del PLL se muestra en la figura 6.1., consta de tres etapas
fundamentales: la primera parte es un detector de fase que compara la señal de entrada con
una señal de referencia, el desfase de las dos señales de entras y salida es para obtener un
valor absoluto del desfase; el fin es sincronizar amplitudes y frecuencias. La segunda parte
es el filtro pasa bajas que permite pasar señales de baja frecuencia y discrimina las señales
de altas frecuencias, y la tercera etapa es el Oscilador Controlado por Voltaje “VCO” que
proporciona una señal de salida cuya frecuencia dependerá del voltaje proporcionado por el
filtro.

Figura 6.1. Principio de Funcionamiento del PLL.

Cuando el PLL está fuera de sintonía, la frecuencia de señal de entrada operará a

muy alta frecuencia o a muy baja frecuencia; el voltaje de salida trata de igualar a la
frecuencia central de operación. Hay una banda de frecuencias o variación de frecuencia
dentro de un margen de fijación o de enganche, “rango de bloqueo” (lockrange), que el
PLL está sintonizado y otra frecuencia que mediante esta variación el circuito trata de
sintonizar dentro de un “margen de captura” (capture range). El Margen de captura es
siempre inferior al de fijación o amarre y ambos están centrados respecto a la frecuencia
central del PLL.

El detector de fase es un multiplicador, por lo que su voltaje de salida es

modificada por la ganancia de conversión del detector de fase. La señal de salida del
detector de fase será una diferencia y la suma de la señal de entrada y la referencia, de estas
señales se obtiene dos componentes. Cuando el PLL está fuera de sintonía donde las
frecuencias de las dos señales no coinciden o sus diferencias son mayores a los valores
normales de operación, ambas se situarán en la banda de frecuencia atenuada por el filtro,
el voltaje de salida del filtro es nula y la pulsación de la señal de salida se fija en la
frecuencia central del circuito. Por el contrario, si el PLL está sintonizado a frecuencias
iguales, una de las dos componentes anteriores es continua y será el valor medio del voltaje
de salida del filtro pasa bajas, el VCO modificará la frecuencia de la señal de salida.
8
JJP028
6.2. ESTADOS DE FUNCIONAMIENTO.

1.- Estado de Corrida Libre: Cuando no hay señal de entrada o hay una señal de entrada
que el lazo no puede fijar o amarrar (enganchar).

2.- Estado Fijo: Es cuando el lazo está amarrando (enganchado) en fase, excepto en la
diferencia finita de fase θd. Cuando un lazo está amarrado (enganchado)
por cada ciclo de la señal de entrada, hay uno y solo un ciclo de la señal
de salida. Si el comparador de fase no excede su rango lineal se asegura el
cumplimiento de esta condición.

3.- Estado de Captura: Es el estado previo al fijo, es cuando el VCO está cambiando de
frecuencia, intentando amarrar (enganchar) la frecuencia de la
señal de referencia.

6.3. MÁRGENES DE FUNCIONAMIENTO.

Comprender el comportamiento de cada etapa del PLL permite entender el

comportamiento de todo el sistema en el proceso de la señal de entrada en: amplitud,
frecuencia, y ancho de banda. Son variables de interés en el PLL: Rango de frecuencias,
Banda de frecuencias, Margen de frecuencia, Aseguramiento, Rango de captura, Rango de
tracción, Rango de Bloqueo, Límite superior y Límite inferior de la señal con respecto a la
frecuencia, Tensión de error, Frecuencia central, Relación de la diferencia de fase,
Diferencia de frecuencia instantánea en un tiempo determinado, Diferencia de fase,
Componente de error atenuada, Rechazo de interferencias, Error de fase y otras
características.

La frecuencia central o frecuencia de corrida libre fc: Es la frecuencia del PLL sin
señal. En la figura. 6.2., se muestran los márgenes de las frecuencias que están alrededor de
la frecuencia de oscilación libre del VCO que es la frecuencia central del PLL.

Figura 6.2. Márgenes de frecuencia en el PLL.

Rango de frecuencias: Es donde el PLL mantiene su amarre (enganche) de una señal de

entrada es el Rango de Amarre (Enganche) o Rango del lazo del
sistema.

9
JJP028
Banda de frecuencias: Es donde el PLL puede adquirir amarre (enganche) de una señal de
entrada es el Rango de Captura del sistema, y no es mayor que el
rango de amarre (enganche).

Margen de frecuencia: Es el rango de captura, el margen es el rango de amarre (enganche),

donde el margen de captura es menor que el de amarre (enganche).

Aseguramiento o cierre (Lock in): También llamado Margen de frecuencia que el PLL
requiere para fija la señal dentro de un periodo de la
frecuencia para la señal de salida en PLL que no fijan
la frecuencia.

El rango de captura y el rango de tracción dependen del filtro pasa-bajas. El filtro

limita la rapidez en que el estado fijo puede ser alcanzado, ya que la tensión del
capacitor del filtro pasa-bajas no puede cambiar instantáneamente, actúa el capacitor de
memoria, asegurando una rápida recaptura de la señal, si el sistema sale de sincronismo por
un transitorio por ruido.

Rango de salida (Pull out): También llamado “Rango de tracción”, es el margen de

frecuencia para un transitorio o una perturbación brusca en
frecuencia de la señal de entrada. Es para que el PLL no pierda
el amarre de la señal.

Rango de captura (Pull in): Margen de frecuencia que el PLL requiere para fijar la señal en
un tiempo mayor al periodo de la señal de salida.

El Rango de captura es el rango que sólo es posible un estado de equilibrio,

correspondiente al PLL enganchado. Fuera del rango de captura pero dentro del rango de
tracción, son posibles dos situaciones: amarrado (enganchado) u oscilando a la
frecuencia libre, dependiendo si se entra en esa región estando el PLL amarrado
(enganchado) o no. Fuera del rango de seguimiento, sólo funcionará sin amarre
(desenganchado). El Rango de captura es el rango de frecuencia centrado alrededor de la
frecuencia de operación libre inicial del VCO sobre el que el lazo puede adquirir amarre
(enganche) con la señal de entrada. El rango de captura es una medida de cuán cerca la
señal de entrada deberá estar, en frecuencia, a la del VCO para adquirir amarre (enganche).

Rango de Bloqueo (Hold in): También llamado Rango de seguimiento es Margen de

frecuencia para que el PLL siga la señal de entrada en las
variaciones lentas. No depende de las características del
filtro.

Tensión de error: Es el voltaje de DC: Cuando el lazo está enganchado, la componente de

diferencia de frecuencia en la salida del comparador de fase es un
voltaje de CD en la salida del filtro pasa-bajas.

La relación de la diferencia de fase (Aω) se calcula con la ecuación 6.1, es entre la

señal de entrada (Өol) y la frecuencia de la señal del VCO con respecto al tiempo. La
10
JJP028
frecuencia es la derivada de la fase respecto del tiempo, la frecuencia y los errores de fase
en el lazo pueden relacionarse con la diferencia de frecuencia instantánea

𝑑𝜃𝑜𝑙
𝐴𝜔 = (6.1)
𝑑𝑡

Aω Diferencia de frecuencia instantánea entre la señal de entrada y la frecuencia del

VCO.

Өol Diferencia de fase entre la señal de entrada y la señal del VCO.

6.4. EL PRINCIPIO DE FUNCIONAMIENTO DEL PLL.

El detector de fase, tiene una gran variedad, destacan los: detectores de fase de
muestreo y retención, detectores de fase de tipo discriminador, detectores de fase de tipo
multiplicador y detectores de fase digitales.

Es determínate la elección del tipo de VCO a usar en el PLL, ya que la frecuencia

del VCO está determinada por: la señal de entrada, la relación de fase de salida del
oscilador con la entrada de la señal que dependen de la frecuencia natural o frecuencia
central del oscilador, siendo sensible con la temperatura y el ruido que puede afecta el
amarre de la señal.

El VCO opera a una frecuencia establecida “fol” o frecuencia de operación libre o

frecuencia natural o frecuencia central del oscilador. Si se aplica una señal en la entra del
sistema, el comparador de fase compara la fase y la frecuencia de la entrada con la fre-
cuencia del VCO, genera una tensión de error Ve(t) que está relacionada con la fase y la
diferencia de frecuencia entre las dos señales y después se filtra, la señal de salida del filtro
se amplifica y la señal amplificada, será la señal de control para el VCO del PLL que se
reduce a la diferencias de frecuencias establecida “fol” y a la frecuencia de la señal de
entrada “fin”; que al coincidir la realimentación del PLL, hace que el VCO se sincronice o
amarre (enganche) con la señal de entrada.

Una vez fijada o amarrada (enganchada) la frecuencia del VCO, esta es idéntica a la
señal de entrada excepto por una diferencia de fase finita. Esta diferencia de fase neta “Өol”
es necesaria para generar la tensión de error correctivo Vd(t), desplazando la frecuencia del
VCO del valor de frecuencia libre a la frecuencia de la señal entrante “fin” y así mantener
fijo (enganchado) el PLL. El VCO convierte la tensión en frecuencia y la fase es la integral
de la frecuencia, el VCO funciona como un integrador en el lazo de realimentación.

El rango de frecuencias que el PLL puede mantener su amarre (enganche) con una
señal entrante es definido como el rango de amarre (enganche) del sistema. La banda de
frecuencias sobre las cuales el PLL amarra (engancha) a una señal de entrada es el rango de
captura del sistema y no es mayor al rango de amarre (enganche). El comparador de fase es
un multiplicador que mezcla la señal de entrada con la señal del VCO del PLL, obteniendo
la diferencia y suma de las frecuencias “fol + fin” y cuando está amarrado (enganchado) el

11
JJP028
VCO del PLL duplica la frecuencia de entrada para tener una componente de corriente
directa y otra cero.

Es importante el desfase entre ambas señales en función de la desviación de

frecuencia. Cuando el PLL está sintonizado existe doble interpretación de la característica
de transferencia: Superior; cuando la tensión de salida del filtro está en función del desfase,
Inferior; cuando el desfase está en función de la desviación de frecuencia. En el espectro, la
frecuencia de la tensión de salida del comparador de fase comprende dos componentes
cuyas frecuencias corresponden: ωo - ωi conocidas como componente en baja frecuencia
(banda lateral inferior) y ωo + ωi que corresponde a la componente en alta frecuencia
(banda lateral superior).

Si el PLL está en sintonía, la componente de baja frecuencia de salida del

comparador de fase es continua y se encuentra dentro de la frecuencia del filtro pasa banda.
Cuando el PLL está desintonizado, las dos componentes para altas y bajas frecuencias de
salida del comparador de fase se sitúan en la banda atenuada del filtro, el valor medio de su
tensión de salida es nulo. Como consecuencia, la frecuencia de la señal de salida se ajusta a
la de libre oscilación y la frecuencia de salida es independiente de la de entrada.

El filtro pasa-bajas elimina la componente de suma de frecuencia “fol + fin”, pero

pasa la componente corriente directa y se amplifica para alimentar al VCO del PLL.

El filtro pasa-bajas cumple una función doble:

1. Atenúa componentes de error de alta frecuencia en la salida del comparador de fase,

mejora las características de rechazo de interferencias.
2. Provee una memoria de corto plazo para el PLL y asegura una rápida recaptura de la
señal si el sistema es sacado del amarre (enganche) por un ruido transitorio.

El ancho de banda del filtro pasa-bajo tiene los siguientes efectos sobre el
rendimiento del sistema:

1. El proceso de captura se vuelve más lento, y el tiempo de recuperación aumenta.

2. Disminuye el rango de captura.
3. El rechazo de interferencias del PLL mejora porque la tensión de error causada por
una frecuencia interferente es atenuada y más por el filtro pasa-bajo.
4. La respuesta transitoria del lazo (la respuesta del PLL a cambios repentinos en la
frecuencia de entrada dentro del rango de captura) se vuelve subamortiguada.

El error de fase neto en el lazo como variable del sistema, es cuando el PLL está
fuera del rango de captura y no tienen un comportamiento lineal debido: a que la salida del
detector de fase no es proporcional al error de fase y a que la frecuencia del VCO de salida
tampoco guarda una relación lineal con el voltaje de control. Por lo que, el PLL se amarrará
(enganchar) eliminando los transitorios de captura no lineales, aproximando al PLL a un
sistema de control lineal, figura 6.3., y puede ser analizado usando herramientas
matemáticas como la Transformada de Laplace.

12
JJP028
 Figura 6.3. Esquema general de un sistema de control lineal realimentado.

La función de transferencia del lazo cerrado (realimentación) del sistema (figura

6.4) está determinada por la función de transferencia de cada bloque y que es expresado
como una función mediante Laplace, como se muestra en la ecuación del sistema (ecuación
6.2) del PLL.

Figura 6.4. Función de transferencia del sistema del PLL.

𝐴𝑣(𝑆)
𝐹. 𝑇. 𝑆 = 1−𝐴𝑣 (6.2)
𝑆 𝛽 𝑆

Donde Av(S) es la función de transferencias constituido por el producto de la

función de transferencia de cada uno de los bloques: Detector de fase, filtro pasa bajas y del
amplificador. β(S) es la función de transferencia del VCO. El rango de lazo del PLL, es
igual a la ganancia del lazo en DC.

Las raíces del polinomio característico del sistema (denominador), la respuesta

transitoria y la respuesta en frecuencia del lazo; son dependientes de la elección del filtro y
de su correspondiente transferencia. Un lazo de primer orden es donde F.T. (S) = 1 (sin
filtro), pero el PLL es un sistema de segundo orden. Los ceros de la ecuación característica
en función de Av(S), permiten obtener el lugar de las raíces para cada selección de R y C.
Un polo de lazo abierto en el origen es por la acción integradora del VCO y otro polo de
lazo abierto está determinado por -1/RC donde RC es la constante de tiempo del filtro pasa
bajo.
Las características del lugar geométrico de las raíces tienen un aumento en la
ganancia del lazo del PLL en relación con RC del filtro, las partes imaginarias de los polos
de lazo cerrado aumentan, y aumenta la frecuencia natural o central del lazo, el lazo se
vuelve más y más subamortiguado.

13
JJP028
 En cualquier sistema de realimentación, los desplazamientos excesivos o polos no
dominantes son asociados con: los bloques internos que afectan a los lugares geométricos
de las raíces, curvándose hacia el medio plano, hacia los reales; pudiendo ser por la
ganancia del lazo o la constante de tiempo del filtro siendo demasiado grande, causando
que el lazo produzca oscilaciones sostenidas. La estabilidad marginal se logra usando un
filtro de dirección de retraso (lag-lead). El filtro de dirección de retraso, da una respuesta en
frecuencia que depende del amortiguamiento y es controlado mediante el ajuste adecuado
de las constantes de tiempo del filtro; este filtro es importante porque permite el uso del
lazo con una respuesta intermedia entre los lazos de primer orden y los de segundo orden,
además proporciona un control adicional sobre la respuesta del transitorio en el lazo.

Las características de transferencia del sistema PLL es de una selectividad inherente

en la frecuencia central, establecida por la frecuencia de operación libre del VCO; operando
solo a las frecuencias de la señal de entrada que están separadas por la frecuencia del VCO,
por menos que la frecuencia de captura y la frecuencia del lazo. El lazo del sistema inicia
con o sin una condición inicial de amarre (enganche). La linealidad de la conversión de
frecuencia a tensión en el PLL está determinada por la ganancia de conversión del VCO. En
el PLL, el VCO tiene una transferencia de voltaje a frecuencia altamente lineal.

Es de mucho interés conocer la función de transferencia en dominio de la frecuencia

de todo el sistema y de cada bloque del PLL. Mediante la Transformada de Laplace se
puede conocer los polos y los ceros del sistema en el plano complejo y saber en qué lugares
el sistema es: estable, inestable o cuasi estable (cuasi inestable). Las raíces del polinomio
característico del sistema de la función de transferencia nos permite conocer los valores en
donde opera y se puede optimizas el PLL.

6.5. PLL CON EL LM565.

El LM565 ver figura 6.5., fabricado en 1969 con tecnología avanzada de monolítico
integrado por Signetics, el LM565 es un sistema completo de lazo con bloqueo de fase, sus
aplicaciones técnicas se multiplicaron. El LM565 como PLL de propósito general de lazos,
su control de voltaje es estable, altamente lineal para demodulación FM de baja
distorsión. La frecuencia del VCO se establece con una resistencia externa y un
condensador, en un rango de sintonía de 10 a 1. Las características de realimentación se
pueden ajustar con una resistencia y condensador. El LM565CN es especifico para el
funcionamiento sobre la temperatura de 0 ̊C a +70 ̊C.

El LM565 es un PLL con bloques de fase de propósito general de lazos, contienen

un sistema de control de voltaje estable, es altamente lineal para demodulación en FM de
baja distorsión, y un doble balance, cuenta con un detector de fase anidada de buena
supresión de portadora. La frecuencia de VCO se establece con una resistencia externa y
un condensador, en un rango de sintonía de 10 a 1 y se puede obtener con el mismo
condensador. Las características de: realimentación del sistema, ancho de banda, velocidad
de respuesta, capturan y arrastre, se puede ajustar con una resistencia y condensador. El
ciclo puede bloquearse entre el VCO y el detector de fase; para la inserción de una
frecuencia divisor digital de muestras y obtener la multiplicación de frecuencia. El
LM565CN es especifico para el funcionamiento sobre la temperatura de 0 ̊C a +70 ̊C.
14
JJP028
 Figura 6.5. PLL (Phase Locked Loop) analógico con el LM565

La frecuencia de oscilación libre (carrera libre) se obtiene con la ecuación 6.3, la

frecuencia de oscilación libre del VCO es la frecuencia del circuito sin señal de entrada del
LM565.
0.3
𝑓𝑂 ≅ 𝑅 (6.3)
𝑂 𝐶𝑂

RO y CO son los valores del resistor y condensador externos conectados en las

terminales 8 y 9 del circuito integrado. La ganancia del lazo (KO KD) se determina con la
ecuación 6.4, que permite controlar la frecuencia natural del lazo aumentándola o
reduciéndola, si la ganancia del lazo es demasiado grande puede producir oscilaciones
sostenidas haciendo el sistema estable.

33.6𝑓 𝑂
𝐾𝑂 𝐾𝐷 = (6.4)
𝑉𝐶

VC es el Voltaje de alimentación total.

KO es Sensibilidad de oscilación.

KD es Sensibilidad del detector de fase.

fO es la frecuencia del VCO.

15
JJP028
 Frecuencia para rango de cerradura se determina con la ecuación 6.5, se encuentra
cerca de la frecuencia de carrera libre. Si la frecuencia del VCO del circuito PLL es muy
distinta a la frecuencia portadora esperada, el circuito demodulador PLL no será capaz de
cerrase sobre la señal portadora.

16𝑓 𝑂
𝑓𝐿 = (6.5)
𝑉𝐶

VC es el Voltaje de alimentación de 20V, cuando VCC = + 10 V.

fO frecuencia de oscilación libre.

El rango de retención (ecuación 6.6) o de frecuencia es donde el lazo se mantiene
fijo, es igual a la mitad del rango de bloqueo. El rango de bloqueo depende de las funciones
de transferencia del comparador de fase, del amplificador de baja ganancia, y del VCO.

𝐾𝑂 𝐾𝐷 8𝑓 𝑂
∆𝑓𝐻 = ∓ ≅∓ (6.6)
2𝜋 𝑉𝐶

6.6. PLL CON CD4046.

Edwin Howard Armstrong concibió el principio del receptor de radio

superheterodino en 1918. La empresa RCA (Radio Corporation of America) utilizó su
patente de superheterodino. Se le puede traducir PLL como bucle de bloqueo de fase y es
un lazo en el que la fase de la señal de salida se compara con la fase de la señal de entrada;
utiliza un detector de fase entre dos señales.

El integrado de RCA (Radio Corporation of America) el CD4046 tiene: un voltaje

de entrada VCO y la frecuencia de funcionamiento es libre de la señal de entrada. Cuando
la señal de entrada ha sido llevada a niveles lógicos, el detector de rango amplio del 4046 es
menos sensible a los armónicos que otros diseños PLL más convencionales. RCA presentó
el CD4046 CMOS como Fijador de fase realimentado de micropotencia (Micropower
Phase Locked Loop, PLL), es un circuito integrado popular por ser un “circuito de
sincronización de fase de micropotencia”, en la terminal de entrada cuenta con un
comparador común y un amplificador de entrada de señal en modo común, entre un
oscilador controlado por voltaje lineal de baja potencia (VCO) y dos diferentes
comparadores de fase.

El PLL es un circuito con realimentación en el que la fase de la señal de salida se

compara con la fase de la señal de entrada; utiliza un detector de fase entre dos señales. El
detector de fase funciona con el objetivo de ajustar las dos señales y alinearlas entre sí para
que generen señales con la misma magnitud. La señal de entrada puede operarse de dos
maneras: en capas capacitivamente con un amplificador de polarización automática para
crear una señal de voltaje pequeña, o acoplada directamente para una señal de voltaje
grande.

El VCO genera una frecuencia que oscila basada en la señal aplicada en la

entrada. La frecuencia generada se utiliza para la modulación de fase. Cuenta con dos

16
JJP028
detectores de fase o comparadores de fase: Comparador de fase I y Comparador de fase II.
El comparador de fase I es una compuerta OR exclusiva que produce un cambio de fase
digital de 90 ° en el VCO. La terminal de entrada de señal como de la entrada del
comparador se configura en un ciclo de trabajo del 50% en el que el Comparador de fase I
puede bloquear las frecuencias de entrada que coinciden con la magnitud de la frecuencia
central del VCO. De similar manera, el comparador de fase II se conoce como una red de
memoria digital controlada por borde y mantiene un cambio de fase de 0 ° entre la entrada
de señal y la entrada de comparador, lo que proporciona una señal de error digital y de
bloqueo.

Figura 6.6. PLL (Phase Locked Loop) con el CD4046.

El CD4046 puede aplicarse en: Modulación FSK, Conversión de voltaje a

frecuencia, Control de velocidad del motor, Demodulador y modulador FM,
Discriminación de frecuencia, Síntesis de frecuencia y multiplicación, Decodificación de
tonos, y Sincronización y acondicionamiento de datos, entre otras posibilidades. Las
aplicaciones más común del CD4046 es como PLL (ver figura 6.6) en la modulación y
demodulación de frecuencia, también es usado dentro de las técnicas utilizadas en el control
y en las comunicaciones.

En la figura 6.7 se muestra el circuito interno del CD4046 y es un circuito que

consiste de un oscilador controlado por voltaje lineal (VCO) y dos diferentes comparadores
de fase con una entrada de señal común, y amplificadores con entrada de comparador
común.

Por ser un semiconductor de alto rendimiento, no se puede utilizar su VCO para

frecuencias VHF, la frecuencia máxima del CD4046 se encuentra alrededor del MHz, para
esto no se usa el VCO del CD4046, pero usando un VCO externo con un circuito tanque
LC con diodos varicap, el valor de tensión del “BIAS” es el que controla la frecuencia
de oscilación. El comparador y el filtro pasa bajos se puede usar del CD4046 y con un VCO
externo se puede manejar frecuencias dentro del VHF, el nuevo problema es el preescalador
“Prescaler” (divide el número de pulsos que entra al PLL), el factor de división permite
poder trabajar en VHF ya que la frecuencia de entrada será la de salida del VCO, hay

17
JJP028
algunos circuitos TTL que posen las siglas LVC que son de hasta 200MHz por lo que nos
permite trabajar en toda la gama de frecuencias FM de radiodifusión (FM broadcasting).

Figura 6.7. Circuito CD4046.

Cuando el PLL está sintonizado, existente una variación de la tensión de salida del
filtro y de la desviación de pulsación con el desfase entre las señales de salida y entrada. La
tensión de salida del filtro (ver los filtros de primer orden en la figura 6.8) y la desviación
de pulsación está en función del desfase cuando el PLL está en sintonía. Dicha
característica de transferencia presenta una doble utilidad. Por una parte, determina el valor
de la tensión de salida del filtro en función del desfase entre las señales de entrada ya salida
del PLL.

Figura 6.8. Esquemático de un PLL con filtro de primer orden.

18
JJP028
 Para determinar la frecuencia de corrida (carrera) libre fc en el CD4046 se usa la
ecuación 6.7.
1 2𝜋𝑓 𝐿
𝑓𝐶 = (6.7.)
2𝜋 3.6𝑋10 3 𝑋𝐶2

Comprobar que la frecuencia de bloqueo (cerradura) para rango de cerradura en el

CD4046 se usa la ecuación 6.8.
16𝑓
𝑓𝐿 = 𝑉 𝑂 (6.8)
𝐶

VC es el Voltaje de alimentación de 20V, cuando VCC = + 10 V.

fO frecuencia de oscilación libre.

El CD4046 tiene un diagrama de rango de bloqueo y captura como se

muestra en la figura 6.9.

Figura 6.9. Diagrama de rango de bloqueo y de rango de captura

6.7. PLL CON AMPLIFICADOR OPERACIONAL.

Un “PLL” (Phase Locked Loop) con amplificadores operacionales, es un sistema

realimentado como se muestra en la figura 6.1, 6,3 y 6.4. En el PLL con amplificadores
operacionales, es un circuito realimentado que genera una señal de salida con amplitud fija
y su frecuencia coincide con la frecuencia de entrada en un margen determinado.

Figura 6.10. Diagrama básico en bloques de un sistema PLL.

Está integrado por un detector de fase que compara la señal de entrada con una señal
de referencia, un filtro pasa bajas y un Oscilador Controlado por Voltaje “VCO. El
19
JJP028
diagrama básico en bloques de un “PLL” se puede apreciar en la figura 6.10., constituido
por un detector (comparador) de fase, un filtro pasa bajas, un amplificador de error en la
trayectoria de la señal de salida y un oscilador controlado por tensión “VCO” en la tra-
yectoria de la realimentación.

Para simplificar las etapas, el filtro pasa bajas pasivo y el amplificador se puede
sustituir por un filtro activo pasa bajas (filtro pasa bajos activo), como se muestra en la
figura 6.11. El filtro activo pasa bajas solo permite el paso de frecuencias bajas y atenúa las
frecuencias altas, está compuesto por elementos pasivos como condensadores, resistores, y
el elemento activo es un amplificador operacional.

Figura 6.11. Diagrama a bloques de un PLL (Phase Locked Loop) con

Amplificadores operacionales simplificando el filtro pasivo y el amplificador.

La entrada del filtro es por el resistor R y la salida se toma en salida del

amplificador operacional. En el filtro activo, el número de orden depende del número de
elementos pasivos; es de primer orden por contener un elemento reactivo (condensador o
inductor) y cambia como se agrega más elementos. Un filtro activo pasa bajas de primer
orden tiene tres principales características: la ganancia puede ser mayor a uno, su
atenuación es de 20db por década en frecuencia, y el circuito puede ser: inversor y no
inversor.

El PLL con Amplificadores Operacionales, se puede simplificar en tres etapas: El

detector de fase, el oscilador controlado por voltaje VCO y el filtro pasa baja activo.
Cumple las características de los amplificadores operacionales; control en ganancia, alta
impedancia de entrada y salida, entre otras. El detector de fase, el oscilador controlado por
voltaje VCO, usan Amplificadores Operacionales.

El estudio de las etapas en el PLL es mediante las gráficas de transferencia de cada

etapa y cuenta con un sistema en lazo cerrado (realimentación), como se muestra en la
figura 6.3. La funcione de transferencia y la gráfica de transferencia del sistema, se
determinada por la relación de la función y gráfica de transferencia de cada bloque del
sistema. La función de transferencia se deberá expresar como una función mediante
Laplace.

6.8. PLL CON CIRCUITOS DIGITALES

20
JJP028
 Un “PLL” (Phase Locked Loop) con circuitos digitales que operan acorde al tipo de
tecnología con los que son fabricados, el tipo de dispositivo digital que pueden incluir son:
compuertas lógicas, multivibradores, temporizadores, contadores, multiplexores,
microcontroladores, CPL, FPGA, circuitos específicos, etc. Los circuitos digitales pueden
ser de propósito general por: ser de uso general, confiables, fáciles de usar y de bajo costo.
El voltajes puede ser entre los +3.3V y +5V, los +5V es más usado en componentes
compatibles con circuitos TTL (Lógica Transistor Transistor) con el defecto de que
consumen mucha energía y son limitados de frecuencia. Pueden emplear amplificadores
operacionales para adaptar la señal analógica o aprovechar sus características eléctricas en
el diseño digital. La tecnología con la que diseñan los dispositivos y componentes,
determinan el voltaje y frecuencia de operación del circuito, fijan las características y
limitaciones de la señal.

En el PLL con circuitos digitales, es un circuito realimentado que genera una señal
de salida digital de amplitud fija, esta señal se aplica a la terminal de entrada al VCO y su
frecuencia coincide con la frecuencia de entrada con un margen de error y es el detector de
fase que compara la señal de entrada con otra señal del preescala “Prescaler” fijado por el
divisor de frecuencia, por un filtro pasa bajas y un Oscilador Controlado por Voltaje “VCO
digital.

El PLL con circuito digital es relativamente complicado el estudio, diseño y

comprobación del funcionamiento de cada bloque que conforma el PLL. Se recomienda
emplear en el PLL un diseño de un oscilador controlado por corriente, pero también puede
ser un oscilador controlado por voltaje; aunque su rango de control por voltaje es muy
pequeño.

El uso de bloques de las etapas del PLL, facilita manejar de mejor forma las
cualidades necesarias para el diseño del sistema completo como: el comparador de fase y
frecuencia, el filtro pasa bajas y el VCO.

Se estudian PLL digital con la ayuda de bloques ideales para facilitar su

comprensión; se puede usar tres bloques básicos internos o más bloques, siendo: Un
Comparador de Fase que compara la fase de una señal con otra, un VCO que genera una
señal de reloj que varía su frecuencia según el nivel de voltaje que la controla y de la salida
del oscilador del VCO se realimenta a una de las entradas del comparador,
y un filtro pasa bajos que permite pasar las frecuencias bajas necesarias para convertir la
frecuencia en Voltaje; cuando aumenta la frecuencia el capacitor del filtro se carga
más rápidamente y logra un nivel de voltaje más alto. En algunos casos se agrega un
amplificador para amplificar el voltaje del filtro.

Un PLL que opera a frecuencia baja como de 1kHz, es un circuito más estable para
mantener esta frecuencia que uno que opera a una frecuencia altas como de 100MHz (como
ocurre en cualquier receptor de radio FM). Un radio receptor con PLL tiene mayor
estabilidad en frecuencia y si esta varía por algún motivo físico externo, la misma se
compensará automáticamente por el PLL. En frecuencias de VHF para operar en

21
JJP028
frecuencias de radio, se usa un oscilador con cristal de cuarzo para una base de tiempo más
preciso.

El PLL con circuitos digitales es un sistema con realimentación como se establece

en las figuras: 6.1, 6,3 y 6.4. El diagrama básico en bloques de un “PLL” se puede apreciar
en la figura 6.10, constituido por: un detector (comparador) de fase, un filtro pasa bajas, un
amplificador de error en la trayectoria de la señal de salida y un oscilador controlado por
tensión “VCO” en la trayectoria de la realimentación. Para simplificar las etapas, en el filtro
pasa bajas pasivo y el amplificador se puede sustituir por un filtro activo pasa bajas (filtro
pasa bajos activo), como se muestra en la figura 6.11, en la figura 6.12 se muestra las
etapas en donde se tiene que obtener las gráficas de transferencias correspondientes.

Figura 6.12. Diagrama a bloques de un PLL (Phase Locked Loop) con circuitos digitales
simplificando el filtro pasivo y el amplificador.

Cada etapa tiene una función de transferencia que conforma el sistema total del
PLL, el PLL es un sistema en lazo cerrado (realimentación). La funcione de transferencia
del sistema deberá ser determinada por la función de transferencia de cada bloque del
sistema, cada etapa es un circuito digital y la función de transferencia de cada etapa y del
sistema se debe expresar como una función mediante Laplace.

Como se indica en la figura 6.12, el detector de fase se puede hacer con una
compuerta lógica AND (74LS08) figura 6.13, o dos NAND (74LS00) figura 6.14, Se busca
comparar la señal de entrada con una señal de referencia.

Figura 6.13. IC SN74LS08 AND Figura 6.14 IC SN74LS00 NAND

En la figura 6.15, se muestra como las dos señales que entran se comparan y de la
salida se obtener un valor absoluto del desfase; sincronizar amplitudes y frecuencias.

22
JJP028
 Figura 6.15. Detector de fase con una AND.
El filtro pasa bajas (RC) como se muestra en la figura 6.16, solo pasar señales de
baja frecuencia diseñado a una frecuencia de corte y discrimina las señales de altas
frecuencias, se puede simplifica con un amplificador operacional (como el LM741 o
cualquier otro) como filtro activo y permite controlar la amplificación; si la señal en la
frecuencia de corte es 0.7071 de la amplitud máxima de la entrada, el voltaje en la salida
del filtro no será mayor de 3.5355 Volts en la frecuencia de corte, si es necesario amplificar
para una amplitud de +5V.

Figura 6.16. Circuito del Filtro pasa bajas frecuencias.

La señal de salida del filtro pasa bajas se suministra a la entrada del Oscilador
Controlado por Voltaje (CI555) “VCO”; ver la figura 6.17, la salida del VCO se conecta a
la terminal B del detector de fase que es la entrada de la señal de referencia para el detector
de fase (Vent2). Los valores de R1, R2 y C3 son para adecuar la señal y acoplar el filtro
con la terminal 5 del CI555 los valores de Ra, Rb y C1son los que fijan la frecuencia
central del PLL y el voltaje de la terminal 5 es el que hace variar la frecuencia para que en
el comparador dará la señal que con el filtro RC proporcionará el voltaje a que se tiene que
adaptarse a la frecuencia del VCO.

Figura 6.17. Circuito del Controlado por Voltaje “VCO” con el CI555.

Al conectar los circuitos de las figuras 6.15, 6.16 y 6.17, el PLL que se obtiene es
como se muestra en la figura 6.19, el PLL con el una compuerta lógica un filtro pasivo y
con el CI 555.

23
JJP028
Figura 6.19. PLL con circuitos digitales; compuerta lógica NAND y 555 como VCO.

24
JJP028