UNIVERSIDAD DEL SUR

INVESTIGACION CIRCUITOS

SISTEMAS DIGITALES

SANTIAGO ANTONIO PEREZ CERVERA

SUMADOR

En electrónica un sumador es un circuito lógico que calcula la operación suma. En los

computadores modernos se encuentra en lo que se denomina Unidad aritmético lógica (ALU).
Generalmente realizan las operaciones aritméticas en código binario decimal o BCD exceso 3, por
regla general los sumadores emplean el sistema binario. En los casos en los que se esté empleando
un complemento a dos para representar números negativos el sumador se convertirá en un
sumador- substractor

Tipos de sumadores:

 Half-adder.
 Full-Adder.
 Metodo Ripple
 Carry-Look-Ahead.
 Carry-select.

SEMISUMADOR

Se denomina semisumador al circuito combinacional capaz de realizar la suma aritmética binaria

de dos únicos bits A y B, proporcionando a su salida un bit resultado de suma S y un bit de acarreo
C. En la siguiente figura se muestra la tabla de verdad de este circuito con sus funciones,
acompañado de un esquema del Half-Adder
FULL ADDER

Este dispositivo nos ofrece una mejora del semisumador al cual se le añade un acarreo de entrada.
De está manera podemos afrontar sumas de mas de un bit para las cuales utilizaremos el acarreo
de salida del anterior en el acarreo de entrada del siguiente. Así completamos la suma
correctamente. A continuación vemos la tabla de verdad y un esquema.

METODO RIPPLE

Un sumador de dos informaciones binarias A+B de n bits necesita realizar n sumas parciales,
empleando para ello n sumadores completos. Esto nos hace conectar el acarreo de salida con el
siguiente acarreo de entrada de manera que podamos realizar la suma del siguiente bit con
acarreo. Es un circuito muy simple e intuitivo pero presenta el serio inconveniente de tener que
esperar un tiempo igual a n tiempos de propagación antes de obtener un resultado estable.

CARRY LOOK AHEAD

Este sumador, llamado también sumador paralelo con acarreo anticipado, realiza la suma
aumentando la velocidad de proceso sobre la conexión en serie. Lo logra mediante la generación
de todos los bits de acarreo en el mismo proceso de cálculo de las sumas parciales. Al sumar dos
informaciones se obtendrá el acarreo por dos posibilidades:

Se genera acarreo en la propia etapa del sumador.

Generado (A=B=1) Gj = Aj * Bj

Proviene de la etapa anterior.

Propagado Pj = Aj ⊕ Bj
Por tanto el acarreo producido en la etapa i-esima Ci será porque se genera o propaga y se
expresará: Ci=Gi+ Pi Ci-1=Ai Bi + (Ai + Bi) Ci-1

CARRY LOOK AHEAD

CARRY SELECT

En este tipo de sumador se realiza un acarreo mixto basado en sumadores y multiplexores, donde
la generación de acarreo en cada sumador se realiza en paralelo y la propagación en cada
multiplexor en serie. El tiempo de propagación de este sumador depende del tiempo de
propagación de la primera etapa, más el tiempo de propagación de los (M/N-1) multiplexores para
propagación del acarreo. A cambio el circuito es bastante más grande que la estructura “ripple”.
RESTADO

Medio Restador

Como su nombre indica, un binario Subtractor es un circuito de toma de decisiones que resta de
dos números binarios de la otra, por ejemplo, X – Y para encontrar la diferencia resultante entre
los dos números.

Implícitamente, a la operación de la resta va ligada la necesidad de representación de números

positivos y negativos. En el caso del binario, el sistema de representación más sencillo, a priori, es
el módulo-signo.
En la diferencia, cada bit del sustraendo se resta de su correspondiente bit del minuendo para
formar el bit de la diferencia. El préstamo ocurre cuando el bit del minuendo es menor al bit del
sustraendo, de tal forma que se presta un 1 de la siguiente posición significativa.
La resta se implementa mediante un sumador. El método consiste en llevar al minuendo a una de
las entradas y el sustraendo en complemento 2 a la otra entrada.Un medio restador es un circuito
combinacional que sustrae dos bits y produce su diferencia. También tiene la salida para
especificar si se ha tomado un 1. Se designa el bit minuendo por x y el bit sustraendo mediante y.
Para llevar a cabo x – y, tienen que verificarse las magnitudes relativas de x y y. Si x >= y, se tienen
tres posibilidades; 0 - 0 = 0, 1 – 0 = 1 y, 1 - 1 = 0. El resultado se denomina bit de diferencia. Si x < y,
tenemos 0 – 1 y es necesario tomar un 1 de la siguiente etapa más alta. El 1 que se toma de la
siguiente etapa más alta añade dos al bit minuendo, de la misma forma que en el sistema decimal
lo que se toma añade 10 a un dígito minuendo. Con el minuendo igual a 2, la diferencia llega a ser
2 – 1 = 1. El medio restador requiere dos salidas. Una salida genera la diferencia y se denotará por
el símbolo D. La segunda salida, denotada B para lo que se toma, genera la señal binaria que
informa a la siguiente etapa que se ha tomado un 1. La tabla de verdad para las relaciones de
entrada-salida de un medio restador ahora puede derivarse como sigue:

xy|BD

00|00

01|11

10|01

11|00

La salida que toma B es un 0 en tanto que x >= y. Es un 1 para x = 0 y y = 1. La salida D es el

resultado de la operación aritmética 2B + x - y.

Las funciones booleanas para las dos salidas del medio restador se derivan de manera directa de la
tabla de verdad:

D = x’y + xy’

B = x’y

Es interesante observar que la lógica para D es exactamente la misma que la lógica para la salida S
en el medio sumador.

El logigrama del restador es el siguiente:

Su circuito topológico es el siguiente:

RESTADOR COMPLETO

Un restador completo es un circuito combinacional que lleva a cabo una sustracción entre dos bits,
tomando en cuenta en un 1 se ha tomado por una etapa significativa más baja. Este circuito tiene
tres entrada y dos salidas. Las tres entradas x, y y z, denotan al minuendo, sustraendo y a la toma
previa, respectivamente. Las dos salidas, D y B, representan la diferencia y la salida tomada,
respectivamente. La tabla de verdad para el circuito es como sigue:

xyz|BD

000|00

001|11

010|11

011|10

100|01

101|00

110|00

111|11

Los ocho renglones bajo las variables de entrada designan todas las combinaciones posibles de 1 y
0 que pueden tomar las variables binarias. Los 1 y 0 para las variables de salida están
determinados por la sustracción de x – y – z. Las combinaciones que tienen salida de toma z = 0 se
reducen a las mismas cuatro condiciones del medio sumador. Para x = 0, y = 0 y z = 1, tiene que
tomarse un 1 de la siguiente etapa, lo cual hace B = 1 y añade 2 a x. Ya que 2 – 0 – 1, D = 1. Para x =
0 y yz = 11, necesita tomarse otra vez, haciendo B = 1 y x = 2. Ya que 2 – 1 – 1 = 0, D = 0. Para x = 1
y yz = 01, se tiene x – y – z = 0, lo cual hace B = 0 y D = 0. Por último, para x = 1, y = 1, z = 1, tiene
que tomarse 1, haciendo B = 1 y x = 3 y, 3 –1 – 1 = 1, haciendo D = 1.

El circuito lógico implementado con compuertas es el siguiente:

El circuito topológico del restador completo es el siguiente:

Multiplexores

Los multiplexores son dispositivos que tienen “2 ”entradas de datos y una única salida. Su función
consiste en conectar de forma controlada la una y solo una entrada de datos a la salida. Para
determinar la entrada de datos que está conectada a la salida se emplean “n” entradas de control
(dirección). Dependiendo del valor que tomen las entradas de control A ,..., A se conectará una u
otra entrada a la salida. La entrada de datos seleccionada será aquella cuyo subíndice coincide con
el valor numérico de las entradas de control.

A diferencia del decodificador, en este dispositivo no se pone una 1 lógico en la salida

correspondiente, sino que se pone lo que la entrada indique. Si la entrada es un 1, en la salida se
pone un 1 y si es un 0, se pone un 0.
Demultiplexores

Un demultiplexor es un dispositivo que permite direccionar una entrada a una de sus 2 salidas.
Para controlar a qué salida se dirige la entrada, se utilizan n entradas de control.

Comparador

Un circuito comparador sirve para comparar dos números binarios entre sí y nos dice si uno es
menor o menor que otro o si son iguales.

Vamos a ver dos: el comparador de bits individuales y el comparador de igualdad de números de

dos bits.

Comparador de bits individuales

Vamos a ver un primer caso de comparador de bits. En este caso, vamos a ver si un bit
es menor, igual o mayor que otro.

Para ello, llamamos A al primer bit y B al segundo. Así mismo, como salidas de este circuito vamos
a poner tres: MENOR, IGUAL y MAYOR. Según esto, construimos la tabla de verdad siguiente:
Con estos datos, la implementación es prácticamente inmediata:

Comparador de igualdad de números de 2 bits

La tabla de verdad de este comparador es muy sencilla, pero si la hacemos con un poco de orden.
Supongamos que identificamos los dos bits del primer número con las variables AB, y con las
variables CD los dos bits del segundo número (el que se va a comparar con el primero). En tal caso,
la tabla de verdad del comparador será la siguiente:
El diagrama de Karnaugh correspondiente a esta tabla es el siguiente:

La función, que no se puede simplificar en este caso, nos queda:

Y, finalmente, el circuito nos quedaría implementado: