Universidad Nacional Autónoma de México
Facultad de Estudios Superiores Cuautitlan
Ing. En Telecom. Sist. Y Electrónica.
Dispositivos Lógicos Programables
Tarea Arquitectura Estructural
Grupo: 2859
Alumno: Dávila Salinas Juan Manuel
Profesor: Hector Miguel Santoyo Morales
Semestre 2020-2
La arquitectura es lo que define cómo se comporta un circuito, El nombre de la arquitectura
se usará para indicar qué arquitectura se debe usar en caso que haya varias para una misma
entidad.
Los pares de entidades y arquitecturas se utilizan para representar la descripción completa
de un diseño. Una arquitectura describe el funcionamiento de la entidad a la que hace
referencia, es decir, dentro de architecture tendremos que describir el funcionamiento de la
entidad a la que está asociada utilizando las sentencias y expresiones propias de VHDL. -
Define internamente el circuito. - Señales internas, funciones, procedimientos, constantes …
- La descripción de la arquitectura puede ser estructural o por comportamiento, ejemplo:
Después de esta línea pueden aparecer varias instrucciones para indicar la declaración de
señales, componentes, funciones, etc.. Estas señales son internas, es decir, a ellas no se puede
acceder desde la entidad, por los que los circuitos de nivel superior no podrían acceder a ellas.
En un símil con un microprocesador, estas señales podrían ser las líneas que comunican la
unidad central con la ALU, a las que no se puede acceder directamente desde el exterior del
microprocesador. Obsérvese que en este caso no se indica si son entradas o salidas, puesto
que al ser internas pueden ser leídas o escritas sin ningún problema. En esta parte de la
arquitectura también pueden aparecer otros elementos, como pueden ser las constantes. Lo
siguiente es la palabra clave BEGIN, que da paso a la descripción del circuito, mediante una
serie de sentencias. Por lo tanto, la sintaxis de una arquitectura sería:
En VHDL es posible declarar componentes dentro de un diseño mediante la palabra
COMPONENT. Un componente se corresponde con una entidad que ha sido declarada en otro
módulo del diseño, o incluso en alguna biblioteca, la declaración de este elemento se realizará
en la parte declarativa de la arquitectura del módulo que se está desarrollando. La sintáxis
para declarar un componente es muy parecida a la de una entidad.
El código VHDL propiamente dicho se escribe dentro de architecture. Cada architecture va
asociada a una entity y se indica en la primera sentencia. A continuación, y antes de begin se
definen todas las variables (señales) internas que vas a necesitar para describir el
comportamiento de nuestro circuito, se definen los tipos particulares que necesitamos utilizar
y los componentes, otros circuitos ya definidos y compilados de los cuales conocemos su
interfaz en VHDL (su entity). Desde begin hasta end escribiremos todas las sentencias propias
de VHDL, pero no todas pueden utilizarse en cualquier parte del código.
Estructura Básica de un Archivo fuente en VHDL:
Los modelos VHDL están formados por dos partes: la entidad (entity) y la arquitectura
(architecture); es en esta última donde se escriben las sentencias que describen el
comportamiento del circuito, a este modelo de programación en VHDL se le suele denominar
behavioral.
Dentro de la arquitectura se encuentra:
i) Tipos y señales intermedias necesarios para la descripción del comportamiento.
ii) Sentencias de asignación que deben realizarse siempre así como sentencias
concurrentes.
iii) Uno a varios process que tienen en su interior sentencias condicionales y/o
asignaciones a señales que dan lugar a hardware secuencial.
De iguaol manera en la arquitectura incluimos:
Sentencias Concurrentes como lo es when-else, with-select-when.
Sentencias Condicionales como lo es if-then-else, case-loop-for-loop, while-loop.
Sentencia process con sus mismas propiedas como lo son propiedad 1, propiedad2, propiedad
3, propiedad 4 y propiedad 5.
Descripción Estructural:
Esta descripción utiliza para la creación de la arquitectura de la entidad entidades descritas y
compiladas previamente, de esta manera en VHDL podemos aprovechar diseños ya
realizados, o realizar diseños sabiendo que se utilizarán en otros más complicados. Así se
ahorra trabajo al diseñador-programador. Se declaran los componentes que se van a utilizar
y después, mediante los nombres de los nodos, se realizan las conexiones entre los puertos.
Las descripciones estructurales son útiles cuando se trata de diseños jerárquicos botton-up.
Operadores en VHDL
En VHDL existen diferentes operadores entre los que tenemos:
Operadores Definidos en VHDL para los tipos: Lógicos AND, OR, XOR, NOT, NAND, NOR, XNOR
Bit y Booleanos De relación =, /=, <, >, >=, <= Integer, Bit y Bit_Vector Concatenación & Bit,
Bit_Vector y para las cadenas Aritméticos +, -, *, /, Mod, Rem, Abs, ** Integer* Mod: Módulo
de la división. Rem: Resto de la división Abs: valor absoluto.
Bibliografía: Universidad Complutense de Madrid.
