Scribd
Cargar
230 vistas11 páginas

Laboratotio 04 MicroNano Guerrero Cueva Angel

Este documento presenta un informe de laboratorio sobre lógica CMOS dinámica y lógica DCVS. Contiene cinco preguntas relacionadas con el diseño de circuitos lógicos usando estas técnicas, incluyendo diseñar funciones lógicas, obtener sus tablas de verdad y diagramas de tiempos, y determinar parámetros como voltajes umbrales. También incluye dibujos de layout de los circuitos y comprobaciones mediante grafos de Euler.

Cargado por

AngelGuerrero
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
230 vistas11 páginas

Laboratotio 04 MicroNano Guerrero Cueva Angel

Este documento presenta un informe de laboratorio sobre lógica CMOS dinámica y lógica DCVS. Contiene cinco preguntas relacionadas con el diseño de circuitos lógicos usando estas técnicas, incluyendo diseñar funciones lógicas, obtener sus tablas de verdad y diagramas de tiempos, y determinar parámetros como voltajes umbrales. También incluye dibujos de layout de los circuitos y comprobaciones mediante grafos de Euler.

Cargado por

AngelGuerrero
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Perú, DECANA DE AMÉRICA)


FACULTAD DE INGENERÍA ELECTRÓNICA Y ELÉCTRICA

Laboratorio Micro/Nano Sistemas Electrónicos


Rubén Alarcón Matutti

(Cuarto informe)
“LÓGICA CMOS DINAMICA”
“LÓGICA DCVS”
Guerrero Cueva Angel Joel

15190113

Ciudad universitaria, 11 de julio del 2021


PREGUNTAS (Resolver cuatro preguntas como mínimo)

1) Diseñar la función dada usando el estilo CMOS dinámico. Use el Diagrama de Tiempos (*)
dado.

F (X1, X2, X3) = (X1 xor X2) + X3

Resolviendo la ecuación:

F ( X 1 , X 2, X 3 ) = x́1 x́ 2 x́ 3 +´x1 . x2 . x́ 3

X3 X2 X1 F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1

Grafica en Layout del circuito.


Análisis del circuito para valores de la tabla.

Para: X1= 0; X2= 1; X3=1. | Para: X1= 1; X2= 1; X3=0.

Para: X1= 1; X2= 1; X3=1.


2) Diseñar F, usando el estilo DCVSL DINÁMICO. Use el Diagrama de Tiempos (*) dado.

F (X1, X2, X3) = ( x ¿ ¿ 1∨x´ 2) x∨x 3 ¿

Resolviendo la ecuación:
´
F ( X 1 , X 2, X 3 ) =¿ ( x ¿ ¿ 1+ x´2 ) x∨x 3 ¿ = ( x ¿ ¿ 1+ x2 ). x́ 3 +(x ´ x ).x ¿¿
¿ ¿ 1+ 2 3

X3 X2 X1 F
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1

3) Diseñar en cascada la función G mediante la función F, usando el estilo DINÁMICO CMOS


DOMINÓ. Use el Diagrama de Tiempos (*) dado.

G( X1 , X2 , X3) = F nand X3 F( X1 , X2) = X1 xor X2


Resolviendo la ecuación:

F( X1 , X2) = ¿ ¿) G( X1 , X2 , X3) = ( x ¿ ¿ 1⋅ x́ 2 +´x́ 1 ⋅ x 2) . x 3 ¿

X2 X1 F
0 0 0
0 1 1
1 0 1
1 1 0

G( X1 , X2 , X3) = ( x ¿ ¿ 1⋅ x́ 2 +´x́ 1 ⋅ x 2) . x 3 ¿

X3 X2 X1 F
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

Grafica en Layout del circuito.

Análisis del circuito para valores de la tabla.


Para: X1= 1; X2= 0; X3=1. | Para: X1= 1; X2= 1; X3=1.

Para: X1= 0; X2= 0; X3=0.

FrecMax= 1Ghz
4) En los circuitos mostrados, las dimensiones W/L se dan en micras. Hacer el
Layout. Mediante su curva de transferencia, determinar los parámetros y
explicar su significado para cada circuito dado:
Según el diagrama mostrado para a:

Los voltajes pedidos tienen como


definición:
VIL = Máximo voltaje de entrada que representa un nivel lógico bajo.
VIH = Mínimo voltaje de entrada que representa un nivel lógico alto.
VOH = Máximo voltaje de salida que representa un nivel lógico alto.
VOL = Mínimo voltaje de salida que representa un nivel lógico bajo.
VT = Voltaje límite o umbral del transistor
VM = Voltaje umbral de conmutación
Layout:

Curva característica de transferencia de voltaje

Donde: VIL = 0.5, VIH =1.3, VOH = 1.55, VOL =0.3v, VM =0.9

Para el circuito nmos


Curva característica de transferencia de voltaje

Donde: VIL = 1.108, VIH =1.337, VOH =2.25, VOL =0.3v, VM =1.26

5. Compruebe la obtenció n del layout mostrado mediante los grafos de Euler.


Dado su diagrama de STICK simplificado CMOS estático, interprete dicho diagrama, dibuje el
circuito esquemático de transistores y obtenga la función lógica de salida. Verifique mediante
su tabla de funcionamiento.
𝐹𝑅𝐸𝐶𝑈𝐸𝑁𝐶𝐼𝐴 𝑀Á𝑋𝐼𝑀𝐴=16.39 𝐺𝐻

También podría gustarte