Scribd
Cargar
74 vistas3 páginas

Ip3 Digitales N1

Este informe describe un laboratorio sobre sistemas digitales. Los estudiantes diseñaron e implementaron circuitos combinacionales usando decodificadores, codificadores, multiplexores y sumadores. También diseñaron una unidad aritmética decimal que realiza diferentes operaciones como suma, complemento a 9 o 10, dependiendo de las variables de selección. El diseño final se mostró en dos displays de 7 segmentos. Adicionalmente, diseñaron un ALU de 4 bits usando multiplexores.

Cargado por

LUIS FARID VEGA RUIZ
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
74 vistas3 páginas

Ip3 Digitales N1

Este informe describe un laboratorio sobre sistemas digitales. Los estudiantes diseñaron e implementaron circuitos combinacionales usando decodificadores, codificadores, multiplexores y sumadores. También diseñaron una unidad aritmética decimal que realiza diferentes operaciones como suma, complemento a 9 o 10, dependiendo de las variables de selección. El diseño final se mostró en dos displays de 7 segmentos. Adicionalmente, diseñaron un ALU de 4 bits usando multiplexores.

Cargado por

LUIS FARID VEGA RUIZ
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd

Universidad Nacional de Ingeniería

Facultad de Ingeniería Eléctrica, Electrónica y Telecomunicaciones

LABORATORIO N°3. SISTEMAS DIGITALES


INFORME FINAL 3
Docente: Ing. Briceño Aranda Cesar Alberto

Email docente: cbriceno@[Link]

Alumnos:

Salazar Nuñez Lennox Vega Ruiz Farid Samanez Tucto Diego

lrsalazar@[Link] lvegar@[Link] dsamanezt@[Link]

I. OBJETIVOS C_9 [B] = C 3 C 2 C 1 C 0

El laboratorio, de acuerdo a sus experimentos, tiene como


finalidad: C 3=B' 3 . B ' 2 . B ' 1
'
- Implementar circuitos combinacionales utilizando
decodificadores, codificadores,
C 2=B 3 .(B2 ⨁ B1 )
multiplexores, demultiplexores y sumadores.
C 1=B ' 3 . B1
- Usar la metodología Top-Down para el diseño de
problemas complejos.
C 0=B' 0
- Hacer uso de herramientas EDA para el diseño con el
lenguaje de descripción de hardware VHDL.

II. CUESTIONARIO
1.

Realizar el diseño, implementación y simulación en


Microcap 12, de una unidad aritmética decimal, con dos
variables de selección V1 y V2 y dos dígitos BCD, A y B. La
unidad debe realizar cuatro operaciones aritméticas que
dependen de los valores de las variables de selección, de
manera que verifique la tabla siguiente:

Fig. [1]. Diseño del complemento a 9 usando compuertas.

Si: V1 = 0 ˄ V2 = 1

Sumamos los dígitos A y B.


Si: V1 = 0 ˄ V2 = 0
Si: V1 = 1 ˄ V2 = 0
Necesitamos hacer la operación aritmética complemento a 9
de B, y después sumar con el dígito A. Necesitamos hacer la operación aritmética complemento a
10 de B, y después sumar con el dígito A.

Tabla [1]. BCD a Complemento 9. Tabla [2]. BCD a Complemento 10.

Hallando la función del complemento a 9 de B para cada bit


significativo:
Si: V1 = 1 ˄ V2 = 1
Universidad Nacional de Ingeniería
Facultad de Ingeniería Eléctrica, Electrónica y Telecomunicaciones

Al dígito A le sumamos el número 0001.

Luego:

Observamos que en cada caso de selección, el dígito A se


mantiene constante, a diferencia del otro dígito que varía
en C_9 [B], B, C_10[B], 0001. Entonces las variables V1, V2
me indicaran que operación realizará el dígito que varía.
Para luego sumarlo, así evitamos ser redundantes con el
dígito A.

Para realizar esto agregamos dos multiplexores 74157 en


paralelo

Fig.[4] Circuito lógico sumador de 2 displays.

Fig.[2] Multiplexores en paralelo de 4 bits en microcap.

Fig.[5] Circuito lógico final .

4. Diseñar un ALU 4 bits

Fig.[3] Gráfico del multiplexor generado, de 4 líneas a 1..

Una vez seleccionada nuestra operación a realizar, lo


llevamos a una suma con el dígito A, pero sin antes realizar
el correcto análisis en BCD. Así el resultado final se
mostrará en 2 displays de 7 segmentos.
Universidad Nacional de Ingeniería
Facultad de Ingeniería Eléctrica, Electrónica y Telecomunicaciones

Tiene s3,s2,s1 y s0 , 4 bits de selección

4 POSICIONES posibles por lo que cada mux


tendrá 4 bits,

test bench A test bench or testing


workbench is an environment used to
verify the correctness or soundness of a
design or model

También podría gustarte