Electronica digital
Unidad 2
Portofolio de evidencias
Integrantes:
Morales Graciano Francisco Javier
Jasso Pineda Mario Alberto
Estrada Zarate Samuel Alejandro
Hernandez Martinez Monica Del Carmen
Lara Daza Carlos Daniel
INTRODUCCIÓN.
Esta unidad esta orientada al estudio de las compuertas lógicas, que son de gran utilidad
en el diseño de los circuitos lógicos. En el estudio de las compuertas lógicas será analizada
su operación lógica mediante el álgebra booleana.
También estudio y aprendió como se combinan las compuertas lógicas para producir
circuitos lógicos que serán analizados mediante álgebra booleana.
El álgebra booleana se utiliza para expresar los efectos que los diversos circuitos digitales
ejercen sobre las entradas lógicas y para manipular variables lógicas con objeto de
determinar el mejor método de ejecución de cierta función de un circuito.
Ya que solo puede haber dos valores, el álgebra booleana es muy sencilla de entender y
manejar. De hecho, en el álgebra booleana solo existen tres operaciones básicas: OR, AND
Y NOT.
2.1.-COMPUERTAS LÓGICAS BÁSICAS.
Una compuerta lógica es un dispositivo utilizado en Electrónica Digital que trabaja con
estados lógicos tanto en sus entradas como en salidas, posee características especiales
individuales que corresponden a leyes aritméticas. Las entradas de estos dispositivos se
acostumbra a representarlas con las primeras letras del alfabeto y las salidas con las
últimas.
Internamente una compuerta está formada por transistores, que se encuentran con
arreglos especiales de manera que la función operacional coincida con la definición de
cada una de ellas. Cada compuerta tiene asociada una tabla de verdad, que expresa en
forma escrita el estado de su salida para cada combinación posible de estados en sus
entradas. Ya que las compuertas tienen una ó mas entradas, la tabla de verdad se
acomoda para formar una representación grafica de sus resultados. También es notable
que una tabla de verdad no es solamente para una compuerta específica, sino que puede
ser para un circuito formado por varias compuertas combinándose entre ellas, que
proporcionan un resultando para combinación de entradas.
Las compuertas además de tener un símbolo esquemático que las distingue posee una
expresión representativa para cada una de ellas, a dicha expresión se le conoce como
expresión booleana y consiste en proporcionar una información de la operación que
realiza.
2.2.-COMPUERTA AND
Con dos o más entradas, esta compuerta realiza la función de la multiplicación. Su salida
será un 1 cuando todas sus entradas también estén en nivel alto. En cualquier otro caso, la
salida será un 0. El operador AND se lo asocia a la multiplicación, de la misma forma que al
operador SI se lo asociaba a la igualdad. En efecto, el resultado de multiplicar entre si
diferentes valores binarios solo dará como resultado 1 cuando todos ellos también sean 1,
como se puede ver en su tabla de verdad. Matemáticamente se lo simbolizará con el signo
x.
2.3.-COMPUERTA OR
La función que realiza la compuerta OR es la asociada a la suma, y matemáticamente la
expresamos como +. Esta compuerta presenta un estado alto en su salida cuando al
menos una de sus entradas también esta en estado alto. En cualquier otro caso, cuando
todas sus entradas son 0 la salida será 0. Tal como ocurre con otras compuertas, el
número de entradas puede ser mayor a dos.
2.4.-COMPUERTA NOT.
Esta compuerta presenta en su salida un valor que es el opuesto del que está presente en
su única entrada. En efecto, su función es la negación, y el círculo en la salida significa que
proporciona el estado opuesto. Se utiliza cuando es necesario tener disponible un valor
lógico opuesto a uno dado. La figura muestra el símbolo utilizado en los esquemas de
circuitos para representar esta compuerta, y su tabla de verdad. A menudo se le conoce
como inversor.
2.5.-COMPUERTA EXOR.
La compuerta Or exclusiva realiza la operación lógica correspondiente a comparación, es
decir, una de las entradas debe estar en 1 y la otra en 0 para que la salida sea 1. En caso
de que ambas entradas estén al mismo nivel lógico la salida pasará a 0. Nótese que en la
expresión booleana el signo + está rodeado por un circulo.
2.6.-COMPUERTA NAND.
Cualquier compuerta lógica se puede negar, esto es, invertir el estado de su salida,
simplemente agregando una compuerta NOT que realice esa tarea. Debido a que es una
situación muy común, se fabrican compuertas que ya están negadas internamente. La
compuerta NAND es simplemente la negación de la compuerta AND vista anteriormente.
Esto modifica su tabla de verdad, de hecho la invierte (se dice que la niega) quedando que
la salida solo será un 0 cuando todas sus entradas estén en 1. El pequeño círculo en su
salida es el que simboliza la negación. El numero de entradas debe ser como mínimo de
dos, pero no es raro encontrar NAND de 3 o mas entradas.
2.7.-COMPUERTA NOR.
Una compuerta Nor es la negación de una compuerta Or, obtenida agregando una etapa
Not en su salida. Si se observa su tabla de verdad, la salida de una compuerta Nor es 1
solamente cuando todas sus entradas son 0. La negación se expresa en los esquemas
mediante un círculo en la salida. El número de entradas también puede ser mayor a dos.
2.8.-COMPUERTA EXNOR.
Una compuerta Exnor (XNOR) no es más que una Exor con su salida negada, por lo que su
salida estará en estado alto solamente cuando sus entradas son iguales, es decir tengan el
mismo nivel lógico y la salida estará en estado bajo para cuando las entradas estén a
diferente nivel lógico
2.9.-COMPUERTA YES.
Realiza la función booleana de la igualdad. Su tabla de verdad es también sencilla: la salida
toma siempre el valor de la entrada. Esto significa que si en su entrada hay un nivel de
tensión alto, también lo habrá en su salida; y si la entrada se encuentra en nivel bajo, su
salida también estará en ese estado. En electrónica, generalmente se utilizan compuertas
Yes para aumentar el nivel lógico cuando ya esta débil, como si fueran amplificadores
(buffers en ingles).
2.10.-FAMILIAS LÓGICAS
Los diferentes tipos de dispositivos lógicos se clasifican en "familias", de las cuales, las mas
importantes son la familia TTL y la familia CMOS. Estas familas son:
• TTL (Transistor-Transistor Logic), hecha con transistores bipolares.
• CMOS (Complementary Metal Oxide Semiconductor) hecha con MOSFETs.
• ECL (Emitter Coupled Logic) para velocidades extremadamente altas.
• NMOS, PMOS para circuitos integrados a gran escala (Very Larg Scale
Integrated) VLSI.
2.11.-FAMILIA LÓGICA TTL
La familia lógica-transistor-transistor se desarrolló usando interruptores a transistor para
las operaciones lógicas, y define los valores binarios como
0 V a 0,8 V = lógica 0
2 V a 5 V = lógica 1
La familia TTL es la mas grande de los circuitos integrados (ICs), pero la familia CMOS está
creciendo rapidamente. No son caros, pero consumen mucha energía y deben alimentarse
con +5 voltios. Las puertas individuales, puden consumir de 3 a 4 mA.
Las versiones Schottky de bajo consumo de chips TTL, solo consumen un 20% de energía
pero son mas caras. Los números de piezas de estos chips llevan LS en el centro de su
nomenclatura.
2.12.-FAMILIA LÓGICA CMOS
La familia CMOS (complementary metal oxide semiconductor), contiene la mayor parte de
los equivalentes chips TTL. Los chips CMOS tienen mucha menor necesidad de energía
(consumen sobre 1 mA) y operan con un gran rango de voltajes de alimentación
(normalmente de 3 a 18 voltios). La nomenclatura del modelo CMOS llevan una C en el
centro de su numeración, por ejemplo el 74C04 es el CMOS equivalente del TTL 7404. Un
gran inconveniente es la extrema sensibilidad a la electricidad estática -se deben proteger
cuidadosamente contra las descargas de electricidad estática-.
2.13.-CIRCUITOS INTEGRADOS LÓGICOS NMOS Y PMOS
Los semicinductores PMOS y NMOS (P- and N-channel Metal Oxide Semiconductors),
ofrecen la ventaja de una mayor densidad de componentes que los chips TTL. No hay
tantos equivalentes con la familia TTL (la familia CMOS, tiene muchos mas). Son sensibles
a los daños causados por la electricidad estática.
2.14.-DESIGNACIONES DE COMPONENTE
Los circuitos integrados de la familia lógica TTL, tienen una designación de pieza formada
por un número de cuatro a cinco dígitos. Con la incorporación de otros tipos de
construcciones de dispositivos, se añadieron letras al centro de la numeración, para
recordar al usuario que no se está utilizando el chip básico TTL.
Los números de dispositivos que empiezan con un prefijo corresponden a su serie, seguida
por otro número que identifica el chip individual.
• 7400 La designación TTL.
• 74C00 El equivalente CMOS.
• 74ls00 La implementación del Schottky de bajo consumo.
2.15.-ÁLGEBRA DE BOOLE
El álgebra booleana es la teoría matemática que se aplica en la lógica combinatoria. Las
variables booleanas son símbolos utilizados para representar magnitudes lógicas y pueden
tener sólo dos valores posibles: 1 (valor alto) ó 0 (valor bajo).
2.16.-POSTULADOS DEL ÁLGEBRA DE BOOLE
Un postulado es un enunciado matemático que no necesita demostración. Es algo así
como un punto de partida (en otros contextos se suelen llamartambién axiomas). En el
Álgebra de Boole tenemos los siguientes:
• Postulado 1. El elemento identidad de la suma es el "0". (A + 0 = A)
• Postulado 2. El elemento de identidad del producto es el "1". (A · 1 = A)
• Postulado3.LasumaesconmutativaA+B=B+A
• Postulado 4. El producto es conmutativo: A · B = B · A
• Postulado5.Lasumaesasociativa:(A+B)+C=A+(B+C)
• Postulado6.Elproductoesasociativo:(A·B)·C=A·(B·C)
• Postulado 7. El producto es distributivo respecto de la suma:
A · (B + C) = (A · B) + (A · C)
• Postulado 8. La suma es distributiva respecto del producto:
A + (B · C) = (A + B) · ( A + C).
• Postulado9.ParacadavalorAexisteunvalorĀtalqueA·Ā=0yA+Ā=
1. Éste valor es el complemento lógico o negado de A.
• Postulado 10. El álgebra de Boole es cerrada bajo las operaciones suma,
producto y negación.
2.17.-TEOREMAS DEL ÁLGEBRA DE BOOLE
Un teorema es una proposición matemática que se puede demostrar a partir de los
postulados que se han enunciado anteriormente.
En el Álgebra de Boole tenemos los siguientes teoremas:
• Teorema 1: A+A=A
• Teorema 2: A.A=A
• Teorema 3: A.0=0
• Teorema 4: A+1=1
• Teorema 5: A+A.B=A
• Teorema 6: A+A’.B=A+B
• Teorema 7: A.(A’.B)=A
• Teorema 8: A.(A’+B)=A.B
• Teorema 9: A’.(A+B’)=A’.B’
• Teorema 10: (A’+B’).(A’+B)=A’
2.18.-OPERACIONES BOOLEANAS
Las operaciones booleanas están regidas por tres leyes similares a las del álgebra
convencional. Estas incluyen las leyes conmutativas de la suma y la multiplicación y la ley
distributiva.
2.19.-SIMPLIFICACIÓN DE FUNCIONES BOOLEANAS.
Las funciones booleanas se tienen que simplificar al máximo, para diseñar los circuitos con
el menor número de componentes electrónicos, y esta simplificación la podemos realizar
de dos maneras diferentes:
Utilizando las propiedades y teoremas del Algebra de Boole. Se denomina método
analítico de simplificación de funciones. Hay que manejar muy bien estas propiedades
para poder eliminar la mayor cantidad de términos y variables. Utilizando el método de
Karnaugh. Es un método gráfico que si lo aplicamos bien, nos garantiza que obtendremos
la función más simplificada posible, a partir de una tabla de verdad.
Normalmente las formas canónicas no son las expresiones más simplificadas.
2.20.-MÉTODO ANALÍTICO DE SIMPLIFICACIÓN DE FUNCIONES:
Es aquel que utiliza las propiedades y teoremas del Álgebra de Boole para realizar las
simplificaciones. Es decir no es un método mecánico sino que hay que basarse en la
experiencia y el conocimiento del Álgebra de Boole. No lo utilizaremos mucho porque
como veremos más adelante existen otros métodos más simples de aplicar.
2.21.-MÉTODO DE KARNAUGH:
El Método de Karnaugh es un método de simplificación de funciones mecánico; es decir,
no hay que tener presente ninguna ley matemática presente. Nos permitirá simplificar
funciones con dos, tres, cuatro, ...variables de una forma sencilla.
Si la desarrollamos por la primera forma canónica o de minitérminos, para ello tomamos
aquellas entradas que nos hacen "1" la función (en celeste):
F = A'BC' + A'BC + AB'C' + AB'C + ABC' + ABC
Observamos, que cuando utilizamos minitérminos, las entradas con valor "0" están
complementadas, y las entradas con valor "1" no están complementadas, es decir: 010 =
A'BC'
Veremos como aplicando el método de Karnaugh podemos simplificar esta función.
Observamos lo siguiente:
En total hay 8 casillas, cada una correspondiente a una fila de la tabla de verdad.
En cada casilla está colocado el valor de la función F, correspondiente a esa entrada.
En la tabla de verdad hay dos filas en las que F=0 y seis filas en las que F=1.
En el nuevo diagrama hay dos casillas con "0" y seis con "1". Hay dos filas, en la primera
fila están todos los valores de F correspondientes a A=0, y en la segunda correspondientes
a A=1.
Hay cuatro columnas, y el número que está en la parte superior de cada una de ellas nos
indica los valores de las variables B y C en esa columna.
Dada una casilla cualquiera, mirando el número situado en la misma fila, a la izquierda del
todo nos informa del valor de la variable A y los dos valores superiores, en la misma
columna, nos dan los valores de B y C.
Así por ejemplo, si tomamos como referencia la casilla que está en la esquina inferior
derecha, se corresponde con el valor que toma F cuando A=1, B=1 y C=0.
Entre dos casillas adyacentes cualesquiera, sólo varía una variable de entrada, quedando
las otras dos con los mismos valores. Por ejemplo, si estamos en la casilla inferior derecha,
en la que A=1, B=1 y C=0. Si vamos a la casilla que está a su izquierda obtenemos un valor
de las variables de: A=1, B=1, C=1. Si lo comparamos los valores de las variables
correspondientes a la casilla anterior, vemos que sólo ha cambiado una de las tres
variables, la C.
Lo mismo ocurre si nos desplazamos a cualquier otra casilla adyacente.
Ahora vamos a ver una propiedad “mágica” de esta tabla.
Criterio de máxima simplificación:
Para obtener una función que no se puede simplificar más, hay que tomar el menor
número de grupos con el mayor número de "1" en cada grupo.
Nos damos cuenta, que las tres funciones obtenidas son equivalentes, pero la más
simplificada es F3.
F1 = A'B + AB' + AB F2 = A'B + A
F3 = A + B
Por lo que deducimos que cuanto mayor sea el conjunto de "1" "adyacentes", mayor será
la simplificación. Pero cuidado, sólo se pueden hacer grupos de 2 elementos, 4 elementos,
8 elementos, ... y siempre que éstos sean adyacentes.
2.22.-MINITÉRMINOS Y MAXITÉRMINOS.
Un minitérmino es un término producto donde aparecen todas las variables de la función
(en su forma directa o negada) una y sólo una vez. De esta forma, un minitérmino tiene la
característica de evaluar 1 (verdadero o activo) para una única combinación de valores de
las variables.
A la inversa, un maxitérmino es un término suma donde aparecen todas las variables una
y sólo una vez, y evalúa verdadero para todas las combinaciones de valores de las
variables excepto una. Dicho de otra forma, evalúa 0 (falso) para una única combinación
de variables.
Sea f(A,B,C,D), el término A.B.C.D es un minitérmino (o minterm), pues es verdadero para
una única combinación de las variables: A=0, B=1, C=0 y D=1. Tal como se observa en el
siguiente mapa de Karnaugh:
Minitérmino A.B.C.D:
Por otro lado, el término A+B+C+D es un maxitérmino (o maxterm), pues es falso para úna
única combinación de variables: A=1, B=1, C=1 y D=0. Tal como se observa en el siguiente
mapa de Karnaugh:
Maxitérmino A+B+C+D:
Ambos minitérminos y maxitérminos sirven para "construir" funciones booleanas ya que
tienen la capacidad de generar 1's (unos) y 0's (ceros) respectivamente.
Es posible construir cualquier función booleana como suma de minitérminos o producto
de maxitérminos. Como suma de minitérminos se comienza con un mapa lleno de ceros
(es decir f(A,B,C,D)=0) y se comienzan a sumar minitérminos para hacer aparecer a los
unos de la función. A la inversa, como producto de maxitérminos se comienza con un
mapa llenos de unos (f(A,B,C,D)=1) y se hace producto de maxitérminos para ir insertando
los ceros de la función.
Supongamos la función f(A,B) = AB + AB:
Expresada como suma de productos, esta ecuación corresponde a la suma de los
minitérminos m0 y m3 (tal como veremos más adelante):
Sin embargo, la función puede expresarse también como producto de sumas: f(A,B) = (A +
B) . (A + B). Lo cual corresponde al producto de los maxitérminos M2 y M1
respectivamente:
De esta forma se observa cómo los minitérminos y maxitérminos se encargan de inyectar
1's y 0's en una función cuando se utiliza una suma de productos y producto de sumas
respectivamente.
Una función booleana expresada como una disyunción lógica (OR) de minterms es
usualmente conocida la "suma de productos", y su Dual de De Morgan es el "producto de
sumas", la cual es una función expresada como una conjunción lógica (AND) de maxterms.
Expresar una función lógica como suma de minitérminos o producto de maxitérminos se
denomina forma canónica.
2.23.-MÉTODO DE QUINE-MCCLUSKEY
Para favorecer la explicación suponemos la función de cuatro variables: F(x, y, z, t) = x’y’z’t
+ x y z’ t + x y’z t + x y z t + x’y’z’t’
1. Como cada término consta de una ristra de ceros y unos entonces representa un
número en binario, que nos servirá de ayuda como índice cuando lo traducimos a decimal.
Así en nuestro ejemplo tenemos los cinco términos canónicos: 0000 = 0
0001 = 1
1101 = 13 1011 = 11 1111 = 15
Por lo tanto nuestra función resultante sería la suma de los índices anteriores: F( x, y, z, t )
=S ( 0, 1, 11, 13, 15 )
2. Se crea la tabla inicial ordenando de menor a mayor número de unos, de tal forma que
queden agrupados en grupos con la misma cantidad de unos (habrá tantos grupos como
número de variables más uno). Sólo se pondrán en la tabla los términos que pertenezcan a
la fórmula que queremos simplificar. En nuestro caso:
De estos resultados únicamente los que están en negrita son los adyacentes, que se
incorporarán a la tabla segunda. Los dos últimos son del mismo color debido a que tienen
el mismo número de unos. En este primer paso no hay ningún término primo.
Tabla segunda
4. La operación anterior se repite hasta que todos los elementos que queden en la tabla
sean primos. Esto supondría que ya no se podría aplicar el algoritmo. En nuestro caso ya
no se puede reducir más porque la diferencia entre el número de unos del primer grupo
con la del tercero es de 3.Esto implica que todos los números son primos.
5. Una vez tengamos la tabla final, eliminando elementos repetidos si los hubiese, se va a
tratar de eliminar los términos primos que sean redundantes mediante una tabla con las
siguientes características:
Cada columna representa uno de los números índices de la fórmula conseguida
anteriormente:
F(x, y, z, t) = S ( 0, 1, 11, 13, 15 )
Cada fila representa el índice de cada término primo de la tabla final.
La primera columna indica el valor del índice de cada término primo. La primera fila indica
los índices que ha de cumplir la función. Cada X en una columna indica el índice que
cumple cada término. Por ejemplo: el índice 0-1, que corresponde al término 000- cumple
los índices 0 y 1.
Los índices que aparezcan en un único término primo indican que dicho término es un
término primo esencial, es decir que obligatoriamente pertenece a la solución. Tal es el
caso del índice cero, que hace que el término primero se
19
incluya en la solución, el índice 13 , que hace lo mismo para el segundo término y del 11
que hace lo consecuente con el tercer término.
En este caso la tabla no ha reducido el número de términos de la solución ya que todos los
términos primos son esenciales. Esto quiere decir que la solución es única.
En cualquier otro caso se ha de escoger de entre los restantes de tal manera que se
cubran todos los índices. Esto nos llevaría a múltiples soluciones. Una forma de realizar la
selección de los términos restantes es utilizando las siguientes definiciones:
Una fila A domina a una B si marca todos los índices que B y además otros que B no marca.
Las filas que cubren los mismos índices darán lugar a soluciones múltiples.
6. La función resultante se obtendrá de la siguiente manera:
Sustituyo cada elemento de { 000-, 11-1, 1-11 } por su correspondiente grupo de variables,
recuerda que un cero se corresponde con la variable negada, un uno con la variable
normal y la raya indica la ausencia de la variable. Con ello la función queda:
F(x, y, z, t) = x’y’z’ + x y t + x z t
Que es claramente más pequeña que la que teníamos al principio.
BIBLIOGRAFIAS
• http://hyperphysics.phy-astr.gsu.edu/hbasees/Electronic/logfam.html
• https://www.linuxito.com/misc/1353-miniterminos-y-maxiterminos-en-
funciones-booleanas
• http://ri.uaemex.mx/bitstream/handle/20.500.11799/63800/secme-
35342.pdf?sequence=1
• https://angelmicelti.github.io/4ESO/EDI/33_lgebra_de_boole.html
• http://www.dma.fi.upm.es/recursos/aplicaciones/matematica_discreta/web/k
arnaugh/metodoquin.htm
• http://ocw.uc3m.es/tecnologia-electronica/electronica- digital/espanol_pdf/tema-2.-
algebra-de-boole-y-puertas-logicas
• http://service.udes.edu.co/modulos/documentos/pedropatino/compuertas.pd f
• https://sites.google.com/site/electronicadigitalml/home/compuertas-logicas- y-algebra-
booleana
