Universidad de Pamplona
Facultad de ingeniería y arquitectura
Lógica Digital
Ing. Electrónico Landis Juliana Camargo Quintero
Taller de Repaso
Segundo corte
1. Un flip-flop está en la condición de basculación cuando
a. J = 1, K = 0
b. J = 1, K = 1
c. J = 0, K = 0
d. J = 0, K = 1
2. Una característica que diferencia al flip-flop J-K del flip-flop S-R es
a. la condición de basculación
b. la entrada de inicialización
c. el tipo de reloj
d. la entrada de borrado
3. Algunas veces se utiliza un FF Tipo D para retrasar una forma de onda binaria, de manera
que la información binaria aparezca en la salida durante una cierta cantidad de tiempo
después de que aparece en la entrada D.
a. Determine la forma de onda de Q en la figura y compárela con la forma de onda de
entrada. Observe que está retrasada desde la entrada por un periodo de reloj.
b. ¿Cómo puede obtenerse un retraso de dos periodos de reloj?
“Formando líderes para la construcción de un nuevo país en paz”
Universidad de Pamplona
Pamplona - Norte de Santander - Colombia 1
Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750
SC-CER96940 www.unipamplona.edu.co
4. Determine la forma de onda de Q para el FF de la figura. Suponga que al principio Q = 0 y
recuerde que las entradas asíncronas predominan sobre todas las demás entradas.
5. Un monoestable es un tipo de:
a. multivibrador monoestable
b. multivibrador aestable
c. temporizador
d. las respuestas (a) y (c)
e. las respuestas (b) y (c)
6. La anchura del impulso de salida de un monoestable depende de:
a. los intervalos de disparo
b. la tensión de alimentación
c. una resistencia y un condensador
d. la tensión umbral
7. En la Figura se muestra un temporizador 555 configurado para funcionar en modo aestable
(oscilador). Determinar la frecuencia de la salida y el ciclo de trabajo.
8. El módulo de un contador es:
a. el número de flip-flops
b. el número real de estados en su secuencia
c. el número de veces que inicia un nuevo ciclo por segundo
d. el máximo número posible de estados
“Formando líderes para la construcción de un nuevo país en paz”
Universidad de Pamplona
Pamplona - Norte de Santander - Colombia 2
Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750
SC-CER96940 www.unipamplona.edu.co
9. Un contador binario de 3 bits tiene un módulo máximo de:
a. 3
b. 6
c. 8
d. 16
10. Dibujar el diagrama de tiempos completo para el contador binario síncrono de cinco etapas
de la Figura. Verificar que las formas de onda de las salidas Q representan el número
binario correcto después de cada impulso de reloj.
11. Determinar la secuencia del contador de la Figura 8.82. Comenzar con el contador
borrado.
12. Diseñe un contador síncrono con la siguiente secuencia: 000, 001, 010, 011, 100, 000
13. Una etapa de un registro de desplazamiento está formada por:
a. un latch
b. un flip-flop
c. un byte de almacenamiento
d. cuatro bits de almacenamiento
14. El grupo de bits 10110101 se desplaza en serie (primer bit más a la derecha) a la salida
para lelo de 8 bits de un registro de desplazamiento, el cual tiene el estado inicial
11100100.
“Formando líderes para la construcción de un nuevo país en paz”
Universidad de Pamplona
Pamplona - Norte de Santander - Colombia 3
Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750
SC-CER96940 www.unipamplona.edu.co
Después de dos impulsos de reloj, el contenido del registro es:
a. 01011110
b. 10110101
c. 01111001
d. 00101101
15. Para el registro de desplazamiento con entrada serie y salida serie, determinar la forma de
onda de la salida de datos para la señal de reloj y la entrada de datos de la Figura 9.50.
Suponer que, inicialmente, se borra el contenido del registro.
“Formando líderes para la construcción de un nuevo país en paz”
Universidad de Pamplona
Pamplona - Norte de Santander - Colombia 4
Tels: (7) 5685303 - 5685304 - 5685305 - Fax: 5682750
SC-CER96940 www.unipamplona.edu.co
