PRACTICA DE LABORATORIO 1

INTERFACES BASICAS DE LOS CIRCUITOS DIGITALES Y DECODIFICADOR

BCD A 7 SEGMENTOS

MONTERO BARRETO SINDY JOHANNA

DELGADO CUBILLOS VICTOR MANUEL
ARDILA CRISTIAN CAMILO

UNIVERSIDAD CATÓLICA DE COLOMBIA

FACULTAD DE INGENIERÍA
INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES
BOGOTÁ D.C
 PRACTICA DE LABORATORIO 1
INTERFACES BASICAS DE LOS CIRCUITOS DIGITALES Y DECODIFICADOR
BCD A 7 SEGMENTOS

MONTERO BARRETO SINDY JOHANNA COD.702418

DELGADO CUBILLOS VICTOR MANUEL COD.702409
ARDILA CRISTIAN CAMILO COD.702407

Practica de laboratorio 1 – Digitales I

Profesor. Ausberto Ordoñez R

UNIVERSIDAD CATÓLICA DE COLOMBIA

FACULTAD DE INGENIERÍA
INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES
BOGOTÁ D.C
1. INTRODUCCION
El presente laboratorio permite a nosotros como estudiantes poder identificar
cómo se comporta los sistemas digitales, en un entorno de interfaces basicas que
componen el dipswitch como generador de valores binarios, los displays de ánodo
común y cátodo común y la implementación de estos elementos en una práctica
final con la utilización del integrado TTL 74LS47 como decodificador del código
BCD a 7 segmentos.
Se realiza un laboratorio como práctica de la teoría vista en clase en cuanto al
sistema binario en donde se observa como cada digito representara un valor de
estado lógico alto o bajo dependiendo de la aplicación que se desarrolle en el
circuito, donde serán en esta práctica un total de 3 implementación que permite
identificar las funciones de un display ánodo común y cátodo común (se verá el
funcionamiento más adelante del informe) y la funcionalidad del integrado.

2. OBEJETIVOS
- Adquirir la habilidad y destreza para el manejo adecuado e implementación de
las interfaces basicas, como los dipswitch, el display de 7 segmentos, tanto en
ánodo común como en cátodo común.
- Identificar el funcionamiento de dispositivos de interfaces digitales en las
aplicaciones de un sistema observando el comportamiento de valores binarios
booleanos (1 y 0).
- Adquirir la habilidad en la implementación adecuada de circuitos integrados
digitales y obtener conocimiento de la comprobación de los voltajes de aceptación
lógica desde el estudio de la ficha técnica (Datasheet).
- Comprobar el funcionamiento de un integrado con tecnologia TTL (decodificador
BCD) a 7 segmentos, para manejar un display en ánodo común, observando
porque se dan dichos resultados.
- Obtener la comprobación de las mediciones realizadas desde la simulación de
las interfaces digitales mediante Proteus.
- Adquirir el conocimiento en la interpretación de planos electrónicos digitales.

3. MATERIALES
Para el correcto desarrollo de la práctica de laboratorio y poder llegar a los
objetivos planteados, es necesario la utilización de una seria de materiales que
permitan la implementación de los circuitos.

3.1 INSTRUMENTACIÓN
Equipos utilizados para realizar todo el desarrollo de la práctica de laboratorio,
generar el funcionamiento del circuito y de igual forma realizar todas las
mediciones para la comprobación de niveles lógicos.
- Fuente de voltaje DC ajustable
- Multímetro Digital
- Protoboard
- Pelacables de tijera, cortafrío, y pinzas pequeñas

3.2 COMPONENTES
Materiales necesarios y más importantes, ya que estos generan todo el
funcionamiento internó del circuito planteado en la guía, desde él envió de valores
binarios, la decodificación de estos y tambien permiten a lectura de los dígitos,
ademas se añaden los componentes basicos para la proteccion del circuito.
- 2 metros de cable
- 1 Dipswitch de 4 interruptores
- 2 Dipswitchs de 8 interruptores
- 2 display de 7 segmentos en ánodo común (5611BS)
- 1 display de 7 segmentos en cátodo común (5611AS)
- 4 resistencias de 100Ω a 1/4 de vatio
- 10 resistencias de 120Ω a 1/4 de vatio
- 24 resistencias de 1kΩ a 1/4 de vatio
- Un circuito integrado (IC) de tecnologia TTL de referencia 74LS47

3.3 DOCUMENTACION PREVIA

Son de esencial uso para el desarrollo del laboratorio, estos permiten identificar
por medio de gráficas y fichas técnicas el funcionamiento de cada uno de los
componentes a utilizar y permite identificar en que pines de se debe realizar la
conexión para la aceptación de los valores, tambien que niveles de voltaje deben
ingresar para cumplir con la lectura del digito en valor lógico alto y valor lógico
bajo, asi observar el prendido del led en los displays.
- Hoja técnica o datasheet del circuito integrado 74LS47
- Voltajes de aceptación lógica para la tecnologia TTL
- Distribucion y rotulación típica de los terminales para cada uno de los
displays de 7 segmentos simples o de un solo digito, en ánodo común y
cátodo común.

4. MARCO TEORICO
El marco teórico respecto a la práctica de laboratorio se enfatiza en el estudio de
los datasheet de los componentes.

4.1 DIPSWICH

Figura 1
Tomado de: [Link]

El dipswitch se constituye un elemento de tipo interruptor, se utiliza comúnmente

para modificar y configurar el comportamiento de un hardware de los circuitos, en
este caso en sistemas digitales o en ciertas situaciones específicas de un
dispositivo electrónico. Estos dispositivos son una alternativa a los jumpers, pero
con una cierta caracteristica especial, permitiendo interconectar dos terminales de
manera temporal (refiriéndose a la asignación de valores lógicos booleanos), sin
tener que añadir otro elemento o cableado.
El dipswitch permite la generación de valores lógicos mediante la conexión de pull-
up de resistencias, que estan dispuestas a un circuito de manera determinada. Su
funcionalidad esta que las resistencias son las que establecen un estado lógico en
un pin o entrada de un circuito lógico (para esta práctica los pines de los
displays y entradas del integrado) cuanto se encuentra en un estado en reposo.
La resistencia en configuración pull-up la utilizada en esta práctica, establece y
garantiza un estado high (valor lógico alto) cuando el pin se encuentra en reposo,
esta configuración nos evita que midamos un valor erróneo eliminando la
influencia de factores externos sobre mediciones como el ruido eléctrico.

4.2 DISPLAY DE 7 SEGMENTOS

El display de 7 segmentos es un empaquetado de arreglos de LEDs, dependiendo
de su forma de conexión interna se establece como: ánodo común (unidos por el
ánodo del led) y cátodo común (unidos por el cátodo del led). Este tipo de
componente se utiliza para la representación de números o letras que genera los
valores binarios del dipswitch 1 y 0 o general el decodificador BCD.

Figura 2

Tomado de: [Link]

bajas/attachment/simbolo-de-un-diodo-de-led-1

4.2.1 Display ánodo común

Es el display que se polariza en el ánodo del arreglo de leds que posee este
dispositivo, es decir que el pin central de conexión se conecta a voltaje VCC para
su correcto funcionamiento. De igual forma permite la visualización de números y
letras.
En la figura 3 podemos observar cómo se establece y conecta el display de ánodo
común.

Figura 3
Tomado de: [Link]

El voltaje de umbral y corriente de consumo de los segmentos se puede observar

en la tabla 1, especificada en la hoja técnica.
Las caracteristicas más esenciales que para este laboratorio nos interesa es el
voltaje de reversa a 5V, analizando esta situación permite que la operación en
apagado de cada led estará a 5v y la corriente en cada segmento es de 30mA.

Tabla 1
Tomado de: [Link]

4.2.2 Display de cátodo común

Es el display que se polariza en el cátodo del arreglo de LEDs, esto quiere decir
que el pin central de conexión se conecta a tierra (-) de la fuente para su correcto
funcionamiento en cada uno de los mismos dependiendo del voltaje directo o de
umbral especificado en la hoja técnica.

Figura 3
Tomado de: [Link]

Las caracteristicas para este laboratorio son esenciales, el voltaje de operación del
display, entre un rango mínimo de voltaje en directo de 1.8 a 2.0 v, y la corriente
de operación por segmento es de 20 mA.
 Tabla 2
Tomado de: [Link]

4.3 TECNOLOGIA TTL

Transistor-Transistor-Logic, pertenece a las familias lógicas, es una tecnologia de
construcción de circuitos digitales, los elementos de salida y entrada del
dispositivo son representados mediante estados lógicos en voltajes de aceptación
especificados para la aplicación de esta tecnologia.
En la tabla 3 se puede identificar las características generales de la tecnologia TTL
para la operación en los circuitos digitales.

Tabla 3
Tomado de: [Link]

Los niveles lógicos booleanos vienen definidos por el rango de 0,0 y 0,8 para
estado L (bajo) y los 2.2 v y Vcc para el estado H (alto), eso se aplica en la
implementación del circuito de practica 3 ya que es un integrao que trabaja bajo
esta tecnologia.
4.4 DECODIFICADOR BCD
Es un elemento digital que funciona a base de estados lógicos booleanos, indica
una salida basándose en un dato de entrada determinada en uno de los dos
estados posibles (1 o 0 ), su funcion operacional se basa en el ingreso de sus
entradas un numero en código binario correspondiente a su equivalencia en
decimal, de esa manera se crea un circuito digital que permita a las salidas
establecidas del integrado conectarse a un elemento alfanumérico y poder
visualizar una serie de estados lógicos que los traduce en un numero a base
decimal, el numero está a partir de las entradas del decodificador por niveles
lógicos.
El decodificador está formado internamente por compuertas lógicas y sus
conexiones internas son un sistema definido por la tecnologia que se aplica (TTL),
para que su funcion operacional sea un acople efectivo con el display (Elemento
alfanumérico).

Figura 4
Diagrama Interno
Tomado de: [Link]

La tabla 4 hace referencia a las entradas de código binario en 4 pines que maneja
estos dispositivos, con la suma de los bits (MSB 8-4-2-1 LSB), esta entrada de
cuatro dígitos realiza la visualizacion de los números dentro del rango a base
decimal del 0 al 9 (0-0-0-0/1-0-1-0), después de esos dígitos y valores binarios se
considera números no válidos y realiza la impresión de caracteres de letras u otros
la siguiente columna la decodificación de estados lógicos que realiza el integrado
mediante la conexión de las compuertas internas.
 Tabla 4
Tabla de entradas y salidas lógicas del Decodificador BCD
Tomado de: [Link]

5. PROCEDIMIENTO
En este apartado del informe vamos a explicar y exponer el desarrollo que se hizo
del planteamiento del laboratorio, dando solución a las tres practicas establecidas
y presentando la propuesta del procedimiento experimental en:
 La implementación del circuito y simulación (Las tres practicas)

 La medición de voltios DC determinando cuando se establece un valor lógico

alto y un valor lógico bajo en el dipswitch, de acuerdo con los valores de
aceptación lógica en la tecnologia TTL. (Practica 1 y 2)

 La medición de corriente DC del consumo del display. (Practica 1 y 2)

 Generación de caracteres numéricos y alfanuméricos

5.1 IMPLEMENTACIÓN DEL CIRCUITO Y SIMULACIÓN (Las tres practicas)

Figura 5
Implementación de los tres circuitos
Tomado de: Elaboración propia
 Figura 6
Simulación Practica 1. Display 7 segmentos ánodo común
Tomado de: Elaboración propia

Figura 7
Simulación Practica 2. Display 7 segmentos cátodo común
Tomado de: Elaboración propia

Figura 8
Simulación Practica 3. Decodificador BCD a 7 segmentos para display ánodo común
Tomado de: Elaboración propia
5.2 MEDICIÓN DE VOLTIOS DC (Tabla 1a de la práctica)

VOLTIOS DE CADA
ESTADO DEL
INTERRUPTOR DEL Va Vb Vc Vd Ve Vf VPD
DIPSWITCH
DIPSWITCH

CIRCUITO OPEN
4.82 V 4.89 V 4.89 V 4.90 V 4.89 V 4.90 V 4.88 V
DISPLAY ANODO
COMUN CLOSE
0.00 V 0.02V 0.00 V 0.00 V 0.00 V 0.00 V 0.00 V
CIRCUITO OPEN
2.15 V 2.14 V 2.14 V 2.15 V 2.14 V 2.14 V 2.14 V
DISPLAY CATODO
COMUN CLOSE
0.00 V 0.01 V 0.00 V 0.00 V 0.00 V 0.00 V 0.01 V

Tabla 5
Medición de voltios DC en cada uno de los pines del dipswitch en CA y CC
Tomado de: Elaboración Propia

En la tabla podemos observar el voltaje que se establece en cada interruptor del

dipswitch, determinado en los circuitos de display de ánodo común y display de
cátodo común un valor lógico 1 en el interruptor abierto con un voltaje de
aceptación de 5V y un valor lógico 0 en el interruptor cerrado que corresponde a
un voltaje de aceptación de 0V, estos voltajes de aceptación de High y Low se
pueden comparar con la tabla de voltajes de aceptación de entrada en la ficha
técnica de tecnologia TTL, estableciendo de esta manera que estos interruptores
permiten la operación de circuitos digitales con base en tecnologia TTL.
En la tabla 6 se puede establecer como el integrado 74LS47 de la practica 3
acepta estos voltajes en estado lógico bajo (0V) y estado lógico alto (2V)
entendiendo la utilización de estos dipswitch en esa práctica para la operación del
integrado perteneciente a la tecnologia TTL.

Tabla 6
Voltajes de aceptación integrado 74LS47
Tomado de: [Link]/PowerSolutions/[Link]
En la tabla 7 podemos observar como los voltajes que generan la conexión de los
dipswitch en estado 1 (interruptor abierto-VIH voltaje de entrada lógica 1) y en
estado 0 (interruptor cerrado-voltaje de entrada lógica 0) tambien se establece en
la ficha técnica de operación de la tecnologia TTL.

Tabla 7
Voltajes de aceptación tecnologia TTL
Tomado de: [Link]

Figura 9
Voltaje DC en el interruptor abierto – Salida PD del dipswitch Ánodo Común
Tomado de: Imagen propia
 Figura 10
Simulación Voltaje DC en el interruptor abierto – Salida PD del dipswitch Ánodo Común
Tomado de: Imagen propia

Figura 11
Voltaje DC en el interruptor abierto – Salida A del dipswitch Cátodo Común
Tomado de: Imagen propia

Figura 12
Simulación Voltaje DC en el interruptor abierto – Salida del A del dipswitch Cátodo Común
Tomado de: Imagen propia
En la figura 9 y 11 se puede observar como al estar el interruptor abierto en los
circuitos de la practica 1 (Pin PD) y practica 2 (Pin a). Se genera un voltaje entre
2.15 V para el circuito de cátodo común y 4.88 V para el circuito de ánodo común,
comprendido esto en los voltajes de aceptación de la tecnologia TTL (Tabla 7)
pertenecientes a voltaje de salida lógica 1 y se pudo observar en la práctica que el
voltaje de salida lógica 0 es cuando el interruptor está cerrado, el pin del dipswitch
esta abajo y genera 0V. La figura 10 y 12 muestra la medición en la simulación de
los mismos pines (PD y a), con un valor 5V en el interruptor abierto, valor exacto
ya que trata de una simulación y toma valores teóricos.

5.3 MEDICIÓN DE CORRIENTE DC DE LOS DISPLAY (Tabla 1B de la práctica)

Circuito display Circuito display

ánodo común cátodo común
Consumo de
corriente de los
30.5 mA 22.7 mA
display de 7
segmentos.
Tabla 8
Medición de corriente DC en cada uno de los displays CA y CC
Tomado de: Elaboración Propia

El los datasheet de los dos tipos de display se puede identificar cuáles son las
corrientes permitidas para cada uno dependiendo de su conexión, para el display
de ánodo común se puede observar en el numeral 4.2.1 en la tabla 1, una medida
de corriente directa de 30 mA, presentado en nuestra medida en el laboratorio un
porcentaje de error de ± 1%, para el display de cátodo común se puede ver la
tabla 2 del numeral 4.2.2 una medición de prueba de corriente en el datasheet de
hasta 20 mA y presentando en nuestra medida un porcentaje de error de ± 10%.

Figura 13
Medición corriente DC Display Ánodo Común
Tomado de: Imagen propia
 Figura 14
Medición corriente DC Display Cátodo Común
Tomado de: Imagen propia

5.4 GENERACION CARACTERES NUMERICOS Y ALFABETICOS (Tabla de 1c

de la práctica)
De los circuitos de display de ánodo común y cátodo común, se ajustó el dipswitch
de cada circuito para generar los caracteres numéricos y alfabéticos con dígitos
específicos números binarios (Tabla 9), donde se pudo comprobar que el código
binario para generar un carácter en ánodo común es inverso al del cátodo común,
esto dependiendo por la por la polarización de cada display.
En las figuras 15, 16, 17,18 se puede observar algunos caracteres de los que se
generaron con los cogidos de dígitos binarios establecidos en el dipswitch y la
visualizacion en el display de ánodo común y cátodo común.

Figura 15
Caracteres alfabético n. Display Ánodo Común
Tomado de: Imagen propia
 Figura 16
Caracteres numérico 4 Display Ánodo Común
Tomado de: Imagen propia

Figura 17
Caracteres numérico 7 Display Cátodo Común
Tomado de: Imagen propia

Figura 18
Caracteres alfabético t. Display Cátodo Común
Tomado de: Imagen propia
 DISPLAY 7 SEG ANODO COMUN DISPLAY 7 SEG CATODO COMUN

a b c d e f g PD a b c d e f g PD
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0
1 1 0 0 1 1 1 1 1 0 1 1 0 0 0 0 0
2 0 0 1 0 0 1 0 1 1 1 0 1 1 0 1 0
3 0 0 0 0 1 1 0 1 1 1 1 1 0 0 1 0
4 1 0 0 1 1 0 0 1 0 1 1 0 0 1 1 0
5 0 1 0 0 1 0 0 1 1 0 1 1 0 1 1 0
6 0 1 0 0 0 0 0 1 1 0 1 1 1 1 1 0
7 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0
8 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0
9 0 0 0 0 1 0 0 1 1 1 1 1 0 1 1 0
A 0 0 0 1 0 0 0 0 1 1 1 0 1 1 1 1
B 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
C 0 1 1 0 0 0 1 0 1 0 0 1 1 1 1 0
c 1 1 1 0 0 1 0 0 0 0 0 1 1 0 1 1
d 1 0 0 0 0 1 0 0 0 1 1 1 1 0 1 1
E 1 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1
F 0 1 1 1 0 0 0 0 1 0 0 0 0 1 1 1
h 1 1 0 1 0 0 0 0 0 0 1 0 1 1 1 1
I 1 1 1 1 0 0 1 0 0 0 0 0 1 1 0 1
i 1 1 1 0 1 1 1 0 0 0 0 1 0 0 0 1
J 1 0 0 0 1 1 1 0 0 1 1 1 0 0 0 1
j 1 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1
L 1 1 1 0 0 0 1 0 0 0 0 1 1 1 0 1
l 1 0 0 1 1 1 1 0 0 1 1 0 0 0 0 1
n 1 1 0 1 0 1 0 0 0 0 1 0 1 0 1 1
o 1 1 0 0 0 1 0 0 0 0 1 1 1 0 1 1
P 0 0 1 1 0 0 0 0 1 1 0 0 1 1 1 1
r 1 1 1 1 0 1 0 0 0 0 0 0 1 0 1 1
t 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1
U 1 0 0 0 0 0 1 0 0 1 1 1 1 1 0 1
u 1 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1
Y 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 1
H 1 0 0 1 0 0 0 0 0 1 1 0 1 1 1 1
b 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1
Tabla 9
Generación de caracteres alfanuméricos
Tomado de: Elaboración Propia
5.5 PARAMETROS ELECTRICOS ESTABLECIDOS POR EL FABRICANTE
DATASHEET 74LS47
En la tabla 10 se puede observar los voltajes que establece el fabricante del
integrado 74LS47 en sus hojas de datos, voltajes que se definen para un intervalo
de aceptación de nivel alto =1 lógico VIH (Voltaje Input High) y el intervalo de
aceptación de nivel bajo=0 lógico VIL (Voltaje Input Low).
Este punto es el desarrollo de la tabla 1d de la práctica. Dichos valores
representados en la siguiente tabla se completaron con el análisis de la hoja
técnica del integrado.
INTERVALO DE ACEPTACION DE NIVEL ALTO =1 INTERVALO DE ACEPTACION DE NIVEL BAJO =0
LOGICO LOGICO
VCC 5V VIL 0.8 max V
VIH 2.0 min V GND 0V
VIH <= (Ventana_1_Logico) <=VCC 0 <= (Ventana_0_Logico) <= VIL
INTERVALO INTERVALO

Tabla 10
Voltajes de aceptación Lógica VIL y VIH del Integrado 74LS47
Tomado de: Elaboración Propia

Tabla 11
Hoja de datos - Voltajes de aceptación Lógica VIL y VIH del Integrado 74LS47
Tomado de: Datasheet Integrado 74LS47
5.6 VOLTAJE DC DE LA ENTRADA A, B, C, D DEL CIRCUITO INTEGRADO
74LS47
En la tabla 12 se observa las mediciones de voltaje DC que se hicieron en esta
práctica de laboratorio en cada una de las entradas del integrado 74LS47, cada
caso abriendo y cerrando el interruptor del dipswitch respectivo al que va
conectado cada entrada. Se identifico y verifico el nivel de voltaje que en el estado
lógico alto pertenece al intervalo de aceptación para 1 lógico (min 2 V ver tabla 10)
y al establecido por el datasheet (ver tabla 11), asi mismo el nivel de voltaje en el
estado lógico bajo que pertenece al intervalo de aceptación para 0 lógico (min 0 V
ver tabla 10) y al establecido por el datasheet.
El numeral 5.6 de este informe es el relacionado a la solución de la tabla 1e de la
guía del laboratorio.
VOLTAJE CUADO EL VOLTAJE CUADO EL
PERTENECE AL PERTENECE AL
ENTRADAS INTERRUPTOR INTERRUPTOR
INTERVALO DE 1 INTERVALO DE 0
DEL 74LS74 ABIERTO (NIVEL CERRADO (NIVEL
LOGICO (S/N) LOGICO (S/N)
ALTO = 1 LOGICO) BAJO = 0 LOGICO)
A 5.02 SI 0 SI
B 5.01 SI 0.01 SI
C 5.02 SI 0.02 SI
D 5.01 SI 0 SI
Tabla 12
Voltajes medidos en cada entrada del Integrado 74LS47
Tomado de: Datasheet Integrado 74LS47

Figura 19
Asociación de pines del Integrado 74LS47
Tomado de: [Link]

La figura 19 establece la relación de los pines del integrado que pertenecen a

entradas (Inputs) ABCD, estan irán conectadas a cada interruptor del dipswitch
para establecer el 1 lógico y el decodificador de código BCD 74LS47 generar
internamente los códigos binarios para establecer la Visualizacion de caracteres
numéricos en el display de 7 segmentos de ánodo común.

Figura 20
Voltaje entrada A del Integrado 74LS47 - Interruptor abierto 1 Lógico
Tomado de: Imagen propia
 Figura 21
Voltaje entrada B del Integrado 74LS47 - Interruptor abierto 1 Lógico
Tomado de: Imagen propia

Figura 22
Voltaje entrada C del Integrado 74LS47 - Interruptor abierto 1 Lógico
Tomado de: Imagen propia
 Figura 23
Voltaje entrada D del Integrado 74LS47 - Interruptor abierto 1 Lógico
Tomado de: Imagen propia

Figura 24
Voltaje entrada del Integrado 74LS47 - Interruptor cerrado 0 Lógico
Tomado de: Imagen propia
La figura 20 hasta la figura 24 es la comprobación de la medida que se realiza con
el multímetro en VDC en cada una de las entradas del integrado, se puede
analizar que los voltajes en cada entrada son las mismas que especifica el
datasheet en valor alto lógico = 1 entre más de 2 v – VIH para el interruptor abierto
y en valor bajo lógico = 0 entre máximo 0.8 v – VIL para el interruptor cerrado,
medidas que establece la hoja técnica (ver tabla 11).

6 CONCLUSIONES

1. Con esta práctica de laboratorio, podemos desde la implementación de

circuito comprobar que los códigos binarios teóricos desde el menos
significativo (1) al más significativo (8) la suma de los pesos de cada bit
tambien son establecidos y arrojados en el circuito desde dipswitch
abriendo cada interruptor y mostrando en el display de ánodo común el
valor numérico a base decimal, presenciado en la practica 3 de la guía de
laboratorio con la utilización del integrado 74LS47.

2. Analizando la hoja técnica del integrado 74LS47 se observó que para que
este sea decodificador de dígitos binarios tiene un diagrama interno a base
de conexión de compuertas, estas puertas lógicas establecen las salidas
decodificadas de los valores binarios que ingresan, es asi que con un solo
valor lógico desde el interruptor puede prender dos segmentos del dipswitch
ya que dos o más salidas depende de varias compuertas conectadas y
 estas dependen de una sola entrada lógica. (Ej. El valor digito binario de 1
del dipswitch de cuatro posiciones prende los segmentos b y c del display
de ánodo común, salidas referencias del integrado del pin 11 y 12).

3. Se identifico que el display de ánodo común esta polarizado en el ánodo de

los leds que conectan, el ánodo es el positivo, de esa manera todos los leds
estan conectados a positivo y para cerrar el circuito necesita un valor de
tierra negativo para prender los segmentos del display es por esa razón que
el display de ánodo común prende con estados lógicos de 0. A parte el
display de cátodo común esta polarizado en el cátodo de los leds, que es el
negativo de estos (0v) y para prender los segmentos se necesita cerrar el
circuito, en el análisis de los valores lógicos de tecnologia TTL se establece
que se prenden con un valor lógico de 1 que equivale a 5v, por esta razón
el display de 7 segmentos funciona y prende cada uno con un valor lógico 1
del dipswitch.

4. Las resistencias de los dipswitch tienen la misión de que las entradas

lógicas del circuito mantengan en los niveles correctos sin la presencia de
ruido que afecte el sistema digital y genere otros valores lógicos de los
otros circuitos conectados
5. Se identifico desde la utilización de instrumentación electrónica como el
multímetro, la medición de cada estado lógico presenciado en el sistema
digital, afirmando las caracteristicas de cada componente para su correcto
funcionamiento, que para el encendido de los segmentos y de los
interruptores con estado lógico 1 se necesita de 5 v y para el estado lógico
0 se necesita de 0 v. De igual forma que la corriente que consume los
displays son las que se especifica en la hoja técnica de cada uno y el
display de cátodo común al tener encendido todos sus segmentos consuma
toda la corriente máxima que dice el datasheet, pero al poner algún estado
lógico de 0 esta corriente que consume disminuye ya que no todos los
segmentos estan encendidos.

6. Se aplico los conocimientos teóricos vistos en clase con la implementación

de un sistema de interfaces digitales, conocimientos de los pesos binarios
que pertenecen a un valor decimal esto posible a la implementación del
decodificador BCD y la conexión con el dipswitch de 4 posiciones, lo
anterior posible a la entrada del decodificador de código binario generado
por los interruptores desde (0-0-0-0) a (1-0-0-1) y la salidas al display de
ánodo común con los dígitos decimales respectivamente de (0) a (9).
 7. REREFENCIAS

 [Link]

 [Link]
ANA_6/material_3.pdf

 [Link]

 [Link]

 [Link]

 [Link]
[Link]

 [Link]
 [Link]
%C3%B3gicas_(TTL)

 [Link]
segmentos