“UNIVERSIDAD
NACIONAL MAYOR DE
SAN MARCOS”
(Decana de América)
ANÁLISIS y SINTESIS DE CIRCUITOS
LÓGICOS SECUENCIALES
Integrante: Huanuco Baltazar, Ronaldino
Curso: Laboratorio de sistemas digitales
Profesor: Ing. Oscar Casimiro
Horario: miércoles de 8:00 am a 10:00 am
LIMA-PERÚ
20202
“UNIVERSIDAD NACIONAL MAYOR DE SAN MACOS”
INFORME PREVIO 8
Cuestionario previo
Analice y simule los circuitos mostrados en las figuras (A1), (A2) y el del problema (B1):
A) Análisis de circuitos secuenciales síncronos.
A1. Analizar y simular el siguiente circuito secuencial síncrono :
Tiene un sistema con una sola entrada (X) y salida (Z), y un flip-flop tipo D activos en
el flanco de subida, también se puede ver que la salida es función de la entrada (X) y
de las salidas de los flip-flops (estado), por lo tanto, la realización de este circuito
responde a una máquina de tipo MEALY
a) Las ecuaciones lógicas de la entrada del flip-flop
Entrada X = (0,1) D = 𝑋̅𝑄 + 𝑋𝑄̅
b) Las ecuaciones lógicas del próximo estado: la próxima salida del flip-flop Q(t+1)
Dado que la entrada D es igual a la salida Q entonces:
Qn+1 = 𝑋̅𝑄𝑛 + 𝑋𝑄
̅̅̅̅
𝑛
c) La función lógica de salida del sistema.
Z = XQ
d) La tabla de transiciones o de estados codificada.
Estado X Qn Qn+1 Z
0 0 0 1 0
1 0 1 1 0
FIIE-UNMSM 2
“UNIVERSIDAD NACIONAL MAYOR DE SAN MACOS”
2 1 0 1 0
3 1 1 0 1
EST/ENT 0 1
S0 S0/0 S1/0
S1 S1/0 S0/1
e) Representar el diagrama de estados o grafo de comportamiento del sistema a partir de la tabla de estados.
1/0
0/0
S0
S1 0/0
1/1
f) Construir el diagrama de tiempos (D, Q, z) para la secuencia de entrada x = 01101000
Implementación del circuito:
FIIE-UNMSM 3
“UNIVERSIDAD NACIONAL MAYOR DE SAN MACOS”
A.2) Analizar y simular el siguiente circuito secuencial síncrono:
Como se observar, es un circuito de una sola entrada (x), un
flip-flop de tipo T y una salida, por tanto, se trata de un
autómata tipo MOORE
a) Las ecuaciones lógicas de la entrada del flip-flop
Entrada X = (0,1) T = 𝑋̅𝑄̅ + XQ
FIIE-UNMSM 4
“UNIVERSIDAD NACIONAL MAYOR DE SAN MACOS”
b) Las ecuaciones lógicas del próximo estado: la próxima salida del flip-flop Q(t+1)
Qn+1 = 𝑋̅ ̅̅̅̅
𝑄𝑛 + XQn
c) La función lógica de salida del sistema.
Z = XQ
d) La tabla de transiciones o de estados codificada.
Estado X Qn Qn+1 Z
0 0 0 1 0
1 0 1 1 0
2 1 0 1 0
3 1 1 1 1
EST/ENT 0 1
S0 S1/0 S0/0
S1 S1/0 S0/1
e) Representar el diagrama de estados o grafo de comportamiento del sistema a partir de la tabla de estados.
0/0
1/0
S0
S1 0/0
1/1
f) Construir el diagrama de tiempos (D, Q, z) para la secuencia de entrada x = 01101000
FIIE-UNMSM 5
“UNIVERSIDAD NACIONAL MAYOR DE SAN MACOS”
Implementación del circuito:
FIIE-UNMSM 6
“UNIVERSIDAD NACIONAL MAYOR DE SAN MACOS”
B) Síntesis de circuitos secuenciales síncronos.
B1. Diseño de un autómata de Mealy.
“Se quiere diseñar un circuito secuencial síncrono que proporcione a su salida un nivel alto cada vez que en
su línea de entrada se presente la secuencia 101". Utilize flip flop tipo JK
Se necesita como mínimo 2 estados para poder diseñar este circuito:
Entrada: x (0,1)
Estados: S1, S0 (00,01,11,10)
Salida: Z (0,1)
Obtención del diagrama de estados
X Qn Qn+1 J K Z
0 0 0 0 X 0
0 1 1 X 1 0
1 0 1 1 X 0
1 1 0 x 0 1
Obtención de la tabla de estados o transiciones inicial
0 1
S0 S0/0 S1/0
S1 S1/0 S0/0
Asignación de estados y obtención de la tabla de estados o transiciones codificada
1/0
0/0
S0
S1 0/0
1/0
Obtención de las ecuaciones de salida del sistema
x/Qn 0 1
0 0 0
1 0 1
FIIE-UNMSM 7
“UNIVERSIDAD NACIONAL MAYOR DE SAN MACOS”
Z = X Qn
Obtención de las tablas de excitación y ecuaciones de entrada de cada flip flop del circuito
x/Qn 0 1
0 0 x
1 1 x
J=X
x/Qn 0 1
0 x 0
1 x 1
K=X
Implementación del circuito:
FIIE-UNMSM 8
