Scribd
Cargar
291 vistas10 páginas

Testabilidad de Circuitos Lógicos CMOS

Este documento presenta un trabajo práctico sobre micro/nanosistemas electrónicos realizado por el estudiante Güere Lavado Yean Carlos para la asignatura impartida por el profesor Ing. Ruben Virgilio Alarcon Matutti en la Facultad de Ingeniería Electrónica de la Universidad Nacional Mayor de San Marcos. El trabajo práctico incluye el análisis de la testabilidad de funciones lógicas mediante el diseño de circuitos CMOS y la identificación de vectores de inicialización y prueba para diferentes modelos

Cargado por

Yean Guere Lavado
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
291 vistas10 páginas

Testabilidad de Circuitos Lógicos CMOS

Este documento presenta un trabajo práctico sobre micro/nanosistemas electrónicos realizado por el estudiante Güere Lavado Yean Carlos para la asignatura impartida por el profesor Ing. Ruben Virgilio Alarcon Matutti en la Facultad de Ingeniería Electrónica de la Universidad Nacional Mayor de San Marcos. El trabajo práctico incluye el análisis de la testabilidad de funciones lógicas mediante el diseño de circuitos CMOS y la identificación de vectores de inicialización y prueba para diferentes modelos

Cargado por

Yean Guere Lavado
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd

UNIVERSIDAD NACIONAL

MAYOR DE SAN MARCOS

FACULTAD DE INGENIERÍA
ELECTRÓNICA

MICRO/NANO SISTEMAS ELECTRONICOS

“TRABAJO PRÁCTICO No 5”

PROFESOR ING. RUBEN VIRGILIO ALARCON MATUTTI

ALUMNOS GÜERE LAVADO YEAN CARLOS 15190036

HORARIO JUEVES DE 6PM – 8PM

2020

TRABAJO PRACTICO 5
1)
Analizar la testabilidad de la función lógica dada, usar directamente los modelos indicados.

A B C D Y
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0

a) Diseñar el circuito de transistores en lógica CMOS estático.

LAYOUT EN MICROWIND
FRECUENCIA DE MAXIMA OPERACIÓN:

Tmax=34 ps
Entonces la frecuencia máxima de operación es:
1 1
Frecuencia máx= = =29.4 GHz
Tmax 34 ps

b) Para el modelo Stuck-Open, hallar los vectores de inicialización y los vectores de test, en
caso de falla del TRANSISTOR TIPO N de la entrada a.

A B C D Y M
0 0 0 0 1 1
0 0 0 1 1 1
0 0 1 0 1 1
0 0 1 1 0 0
0 1 0 0 1 1
0 1 0 1 0 0
0 1 1 0 1 1
0 1 1 1 0 0
1 0 0 0 1 1
1 0 0 1 0 1
1 0 1 0 1 1
1 0 1 1 0 0
1 1 0 0 1 1
1 1 0 1 0 0
1 1 1 0 1 1
1 1 1 1 0 0

Nuestro vector inicial es : a b c d (0 0 0 0) / Nuestro vector de test es: a b c d (1 0 0 1)

Como se ve en la tabla con color azul se nota el cambio de estado.

c) Para el modelo Stuck-On, hallar los vectores de test y monitoreo de corriente, en caso de
falla del TRANSISTOR TIPO P de la entrada d.

A B C D Y N
0 0 0 0 1 1
0 0 0 1 1 1
0 0 1 0 1 1
0 0 1 1 0 0/1
0 1 0 0 1 1
0 1 0 1 0 0/1
0 1 1 0 1 1
0 1 1 1 0 0/1
1 0 0 0 1 1
1 0 0 1 0 0/1
1 0 1 0 1 1
1 0 1 1 0 0/1
1 1 0 0 1 1
1 1 0 1 0 0/1
1 1 1 0 1 1
1 1 1 1 0 0/1

Nuestros vectores de test serian: a b c d (0 0 1 1 / 0 1 0 1 / 0 1 1 1 / 1 0 0 1 / 1 0 1 1 / 1 1 0


1 / 1 1 1 1)
2)

Analizar la testabilidad de la función lógica dada, usar directamente los modelos indicados.

A B C D φ Y
0 0 0 0 0 1
0 0 0 0 1 1
0 0 0 1 0 1
0 0 0 1 1 1
0 0 1 0 0 1
0 0 1 0 1 1
0 0 1 1 0 1
0 0 1 1 1 0
0 1 0 0 0 1
0 1 0 0 1 1
0 1 0 1 0 1
0 1 0 1 1 0
0 1 1 0 0 1
0 1 1 0 1 1
0 1 1 1 0 1
0 1 1 1 1 0
1 0 0 0 0 1
1 0 0 0 1 1
1 0 0 1 0 1
1 0 0 1 1 0
1 0 1 0 0 1
1 0 1 0 1 1
1 0 1 1 0 1
1 0 1 1 1 0
1 1 0 0 0 1
1 1 0 0 1 1
1 1 0 1 0 1
1 1 0 1 1 0
1 1 1 0 0 1
1 1 1 0 1 1
1 1 1 1 0 1
1 1 1 1 1 0

Mientras el valor de φ sea 0 nuestra salida Y será 1.


d) Diseñar el circuito de transistores en lógica CMOS dinámica ( φ = pre-carga/evaluación )

LAYOUT EN MICROWIND:

FRECUENCIA DE MAXIMA OPERACIÓN:


e) Para el modelo Stuck-Open, hallar los vectores de inicialización y los vectores de test, en

caso de falla del TRANSISTOR TIPO N de la entrada a. Indique la condición de φ.

φ A B C D Y M
1 0 0 0 0 1 1
1 0 0 0 1 1 1
1 0 0 1 0 1 1
1 0 0 1 1 0 0
1 0 1 0 0 1 1
1 0 1 0 1 0 0
1 0 1 1 0 1 1
1 0 1 1 1 0 0
1 1 0 0 0 1 1
1 1 0 0 1 0 1
1 1 0 1 0 1 1
1 1 0 1 1 0 0
1 1 1 0 0 1 1
1 1 1 0 1 0 0
1 1 1 1 0 1 1
1 1 1 1 1 0 0

Nuestro vector inicial es : a b c d (0 0 0 0) con φ = 1/ Nuestro vector de test es: a b c d (1 0 0


1)

f) Para el modelo Stuck-On, hallar los vectores de test y monitoreo de corriente, en caso de

falla del TRANSISTOR TIPO P de la entrada d. Indique la condición de φ.

φ A B C D Y M
1 0 0 0 0 1 1
1 0 0 0 1 1 1
1 0 0 1 0 1 0
1 0 0 1 1 0 0
1 0 1 0 0 1 0
1 0 1 0 1 0 0
1 0 1 1 0 1 0
1 0 1 1 1 0 0
1 1 0 0 0 1 0
1 1 0 0 1 0 0
1 1 0 1 0 1 0
1 1 0 1 1 0 0
1 1 1 0 0 1 0
1 1 1 0 1 0 0
1 1 1 1 0 1 0
1 1 1 1 1 0 0

Nuestros vectores de test serian: a b c d (0010 / 0100 / 0110 / 1000 / 1010 / 1100 / 1110)

Cuando la corriente en Id es 0 nuestro circuito no presentara fallas y en el caso contrario


tendrá fallas.

También podría gustarte