Compuertas Compuertas lógicas

Lógicas z Circuito básico

z n≥1 entradas binarias
z 1 o más salidas binarias
Mario Medina C. z Implementa una función lógica de las entradas
mariomedina@[Link] z Dispositivos físicos que representan las
operaciones binarias estudiadas
z Eléctricos
z Hidráulicos
z Mecánicos
z Ejemplo: sumador LEGO

Ejemplos de sumadores
binarios Tubos al vacío
Compuertas lógicas
Hecho en cartón
Hecho en madera
z Usuario ve la compuerta como caja negra
z Sólo importa su comportamiento de salida
z No necesita conocer funcionamiento interno
z Conocer las condiciones de operación
z Toda expresión booleana puede
Metálico
implementarse físicamente mediante la
Hecho con legos
interconexión de puertas lógicas
z La representación de los elementos
interconectados se conoce como esquemático.

Compuertas lógicas Puerta lógica AND

z Puertas lógicas básicas z f = A*B
z AND: intersección o producto lógico z Símbolos más usados
z OR: unión o suma lógica z Simbología militar o distintiva
z NOT: complemento o inversión z Simbología rectangular o europea
z NAND y NOR: basadas en las anteriores
z XOR: OR exclusivo
z NEXOR: equivalencia o NOT XOR
z Buffers: acopladores

©Mario Medina C. 1
 Puerta lógica OR Puerta lógica NOT
z f=A+B z f = A’

z Triángulo + burbuja
z Diferencia conceptual y funcional entre z Triángulo: función acopladora (buffer)
producto lógico (AND) y suma lógica (OR), y z Burbuja: función de inversión o
sus pares aritméticos, ^ y v. complementación

Puerta lógica NAND Puerta lógica NAND

z f = (A*B)’ = A’ + B’ z NAND es más común que AND
z Más fácil de fabricar
z Eléctricamente más conveniente
z AND con salida negada z NAND es conjunto funcionalmente completo
z OR con entradas negadas z Es posible construir otras compuertas lógicas
utilizando solamente compuertas NAND
z Otras notaciones
z A|B (Sheffer Stroke)
z AÇB (Sheffer Stroke) Henry M. Sheffer
(1882 – 1964)

Puerta lógica NOR Puerta lógica XOR

z f = (A + B)’ = A’*B’ z f = A⊕B = A’B + AB’

z OR con salida negada z Salida es 1 si las entradas son diferentes

z AND con entradas negadas z Operador de desigualdad
Otras notaciones z Salida es 1 si paridad es impar
z AÈB (Peirce Arrow)
z XOR de 2 entradas es común
z A†B (Quine Dagger) Charles S. Peirce z Posible XOR de 3 o más entradas, pero es raro
(1839 – 1914)

©Mario Medina C. 2
 Puerta lógica NEXOR Puerta buffer
z f = A≡B = AB + A’B’ z f=A

z Salida es 1 si las entradas son iguales z Salida es igual a la entrada

z Operador de equivalencia z Compuerta mejora características eléctricas
z Llamado también XNOR, NXOR de la señal
z Salida es 1 si paridad es par z Aumenta la corriente
z Mejora las transiciones 0→1 y 1→0

Conjuntos funcionalmente Conjuntos funcionalmente

completos completos
z Conjunto funcionalmente completo z NOR con ambas entradas unidas es un NOT
z Operadores pueden implementar cualquier z NAND con ambas entradas unidas es NOT
función de conmutación
z Las funciones {NAND} y {NOR} son, cada
z Conjunto {AND, OR y NOT} es
funcionalmente completo una, conjuntos funcionalmente completos
z Pero, AND es OR con entradas y salida negadas z Toda función de conmutación puede
z Y, OR es AND con entradas y salida negadas implementarse usando sólo compuertas NAND
z Entonces, conjunto {OR, NOT} es completo ó compuertas NOR
z También lo es {AND, NOT}

Conjuntos funcionalmente
completos Equivalencias entre puertas
z Importancia de conjuntos funcionalmente AND + NOT OR + NOT NAND NOR
completos y equivalencias entre funciones
AND
z No disponibilidad de uno o varios tipos de
puertas lógicas
z X ó X’ disponibles,pero no ambas OR

z Requerimientos eléctricos específicos

z Costos de implementación NAND

z Menor número de puertas generalmente no

implica simplicidad de implementación NOR

©Mario Medina C. 3
 Lógica positiva y negativa Lógica positiva y negativa
z En la práctica, compuertas lógicas no
funcionan con 0s y 1s
z Manuales de fabricantes especifican niveles
lógicos de voltajes H y L Datos Fabricante Lógica Positiva Lógica Negativa
z Lógica positiva asume que H = 1 y L = 0 A B f A B f A B f
L L L
z Lógica negativa asume que H = 0 y L = 1 0 0 0 1 1 1
L H L 0 1 0 1 0 1
z Interpretación de H y L asigna funciones
H L L 1 0 0 0 1 1
lógicas diferentes al mismo circuito H H H 1 1 1 0 0 0

Lógica positiva y negativa Lógica positiva y negativa

z Fabricantes expresan el comportamiento z Para evitar confusiones, use solo lógica
físico real positiva o negativa en el diseño
z El usuario interpreta las señales z Esto no siempre es posible
z El equivalente en lógica negativa de una z Puede haber lógicas mezcladas
función en lógica positiva es el dual de la z Una salida activa alta puede conectarse a una
función entrada activa baja
z Las definiciones de puertas (AND, OR, etc) se z Una señal activa alta (baja) indica que la
refieren siempre a lógica positiva para acción esperada se produce cuando el voltaje
entradas y salidas. es alto (bajo)

Ejemplo: apertura de una Ejemplo: apertura de una

válvula válvula
z Válvula se abre sólo si se cumplen A y B z Puede resultar confuso interpretar el tipo de
z A: petición de llenado lógica con que se diseña un esquemático.
z B: estanque vacío z Convenciones
z C: apertura de válvula z Todas las puertas usan lógica positiva
A
z Marcar explícitamente señales activas bajas
A
(activa alta) C (activa baja) C z Burbuja en la entrada o salida correspondiente
(activa alta) (activa baja) A
B (activa baja) C
(activa B (activa baja)
alta) (activa baja)
Lógica Positiva Lógica Negativa B
(activa baja)

©Mario Medina C. 4
 Ejemplo: apertura de una
válvula Notaciones alternativas
z Esquema anterior cumple con lo requerido
z Complicado de entender por ops. de inversión
z Convención
z hacer corresponder las entradas activas bajas de una
A puerta, con salidas activas bajas (bubble matching)
(activa baja) C
(activa baja) A
(activa baja) C
B (activa baja)
(activa
baja)
B
Bubble (activa baja)
mismatch

Ejemplos de circuitos
Circuitos integrados integrados
z Conjunto de resistencias, diodos y z DIPs, SOICs y PLCCs
transistores fabricados en una sola pieza de
material semiconductor (generalmente
silicio) llamada sustrato (die)
z El chip se encuentra dentro de un
receptáculo plástico o cerámico que tiene
pines para la interconexión
z Dual Inline Package (DIP)
z Plastic Leaded Chip Carrier (PLCC)

Encapsulados típicos de SSI y

MSI Encapsulados típicos de LSI
z Componentes DIP z Componentes SOIC
(Dual In-line Package) (Small Outline Inline
Package) 0.335 – 0.334 in.
0.740 – 0.770 in. 14 13 12 11 10 9 8

14 13 12 11 10 9 8

0.250 ± 0.010 in. 0.228 – 0.244 in.

1 2 3 4 5 6 7

1 2 3 4 5 6 7
Pin no.1 Lead no.1
identifiers identifier
14
1 14
1

©Mario Medina C. 5
 Fabricación de circuitos
Clasificación de CI por escala
integrados
de integración
z Wafer de silicio de 5”
z Chips SSI y MSI vistos en clases se usan
con cientos de
como interfaz para CI más complejos
pequeñas “IC dies”
Complejidad Compuertas por chip
Small Scale Integration (SSI) menos de 12
Medium Scale Integration (MSI) 12 a 99
Large Scale Integration (LSI) 100 a 9999
Very Large Scale Integration (VLSI) 10000 a 99999
Ultra Large Scale Integration (ULSI) 100000 a 999999
Giga Scale Integration (GSI) 1000000 o más

Características básicas de Características básicas de

circuitos integrados circuitos integrados
z Zoom al wafer anterior z Aumento 10X
z 99 dies visibles z 24 dies visibles
z Cada uno de ellos se
convertirá en un circuito
integrado

Características básicas de Características básicas de

circuitos integrados circuitos integrados
z 20X z Detalles a 200 X
z 1 die visible
z Conexiones de metal
(pads) para
alimentación y señales
externas

©Mario Medina C. 6
 Familia TTL (Transistor-
Transistor Logic) Familia TTL
z Utilizan transistores bipolares (PNP - NPN) Chip ID. Función
z Primero fue la serie 74 7400 Quad 2 input NAND

z Ya casi obsoleto 7408 Quad 2 input AND

7432 Quad 2 input OR
z Todos los chips de esta serie comienzan con este
7486 Quad 2 input XOR
número (7400, 7402, 7438, etc) 7410 Triple 3 input NAND
z Subfamilias derivadas de ésta (74LS, 74S, etc) 7411 Triple 3 input AND
z La diferencia está en características eléctricas 7427 Triple 3 input NOR
(potencia, velocidad, etc) 7420 Dual 4 input NAND

z Distribución de pines y operación idéntica 7421 Dual 4 input AND

7404 Hex Not
7430 8-input NAND

Configuraciones de IC típicos Familias TTL

VCC VCC VCC VCC
14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8
z Tecnología Schottky: altos tiempos de
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
conmutación y uso eficiente de la potencia
GND GND GND GND
'00 ' 02 '04 '08

VCC VCC VCC VCC

14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8
Serie TTL Prefijo Ejemplo
Estándar 74 7404
Schottky 74S 74S04
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7

'10
GND
'11
GND
'20
GND
'21
GND
Schottky baja potencia 74LS 74LS04
VCC VCC VCC VCC Schottky avanzada 74AS 74AS04
14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8
Schottky avanzada 74ALS 74ALS04
de baja potencia
1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7
GND GND GND GND
'27 '30 '32 '86

Familia CMOS (Complementary

Metal Oxide Semiconductor)
z Más reciente que TTL
z Familia Unipolar (MOSFET de canal N y P)
z Suele usarse menos componentes que TTL
z Al igual que TTL existen distintas series
z Serie 4000 era totalmente independiente
z Versiones posteriores compatibles con TTL
z Compatible por pines: misma disposición de pines
z Compatible electrónicamente: interconexión directa
entre familias (Familia 74C)

©Mario Medina C. 7