Marco Teórico

Circuitos MSI
La fabricación de circuitos integrados se clasifica de acuerdo al número de
dispositivos semiconductores que se introducen en la pastilla. En este
sentido se tienen las siguientes clasificaciones:
 SSI (Small Scale Integration) pequeña escala de integración: inferior
a 12
 MSI (Medium Scale Integration) mediana escala: 12 a 99
 LSI (Large Scale Integration) gran escala : 100 a 9999
 VLSI (Very Large Scale Integration) muy gran escala : 10 000 a 99
999
 ULSI (Ultra Large Scale Integration) ultra gran escala: igual o
superior a 100000.

-Decodificadores:

Uno de los decodificadores más populares es el BCD a 7 segmentos.

Este cuenta con 4 entradas para valores BCD y 7 salidas para manejar
una pantalla de cristal líquido o de LEDs. Cuando es de LEDs pueden
tener dos configuraciones: ánodo común (CA) o cátodo común (CC).
V1 V2
5V 5V
+V +V
a a
f
b
g Gnd f g b
V+
e c DISP1
e c DISP2
d abcdefg. d
abcdefg.

En el caso de la pantalla cátodo común, el común se conecta a tierra

mientras para la otra pantalla el común se conecta a Vcc. Para la
configuración CC el decodificador tiene sus salidas activas altas y para
el CA son activas bajas.
 Tabla para cátodo común Tabla para ánodo común

D C B A a b c d e f g D C B A a b c d e f g
0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 1
0 0 0 1 0 1 1 0 0 0 0 0 0 0 1 1 0 0 1 1 1 1
0 0 1 0 1 1 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0
0 0 1 1 1 1 1 1 0 0 1 0 0 1 1 0 0 0 0 1 1 0
0 1 0 0 0 1 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 0
0 1 0 1 1 0 1 1 0 1 1 0 1 0 1 0 1 0 0 1 0 0
0 1 1 0 0 0 1 1 1 1 1 0 1 1 0 1 1 0 0 0 0 0
0 1 1 1 1 1 1 0 0 0 0 0 1 1 1 0 0 0 1 1 1 1
1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0
1 0 0 1 1 1 1 0 0 1 1 1 0 0 1 0 0 0 1 1 0 0
1 0 1 0 x x x x x x x 1 0 1 0 x x x x x x x
1 0 1 1 x x x x x x x 1 0 1 1 x x x x x x x
1 1 0 0 x x x x x x x 1 1 0 0 x x x x x x x
1 1 0 1 x x x x x x x 1 1 0 1 x x x x x x x
1 1 1 0 x x x x x x x 1 1 1 0 x x x x x x x
1 1 1 1 x x x x x x x 1 1 1 1 x x x x x x x
U5A
KPD1
9 V+
4321
DISP1 D6
LED0
U2 abcdefg. D3 D7
LED0
74LS47 LED0 LED0
A3 g
A2 f D1
A1 e D2 D4 LED0
A0 d LED0
c
V2 b LED0
5V a
+V D5
test
RBI RBO

U1
74F85
74LS85
A3 IA<B
A2 IA=B
A1 IA>B Gnd
A0
B3 DISP2
B2 A<B U4A
B1 A=B LED0
B0 A>B
U3 abcdefg.
74LS48 LED0 D8
A3 g D12
A2 f LED0 D13
A1 e D10 LED0
A0 d
c
b
a LED0 LED0
test D11 D9
RBI RBO
LED0
D14

Decodificadores ánodo común y cátodo común

-Multiplexores:
Multiplexar se entiende como tomar datos de diferentes fuentes y
enviarlos por un solo medio. Un multiplexor recibe datos en sus
múltiples entradas y las dirige a una salida. Este concepto en MSI se
describe como un selector de datos con entradas enviadas a la salida
mediante n selectores. Algunos C. I. tienen habilitadores que llevan la
salida a un nivel fijo sin importar el dato de entrada seleccionado o que
ponen la salida en alta impedancia.
El que se muestra a continuación tiene tres selectores: S2, S1 y S0; 8
entradas de datos I7 hasta I0; un habilitador E (enable) y dos salidas Y y
YN (salidas complementarias ). Al lado del C. I. se encuentra la
tabla de verdad.

0
74LS151
4321
I7 E
I6 S2
I5 S1
I4 S0
I3
I2
I1 Y
I0 YN

El multiplexor 74LS251 tiene como única diferencia que el habilitador

E (enable) se cambia a OE (output enable) que pone las salidas Y y YN
en estado de alta impedancia (HZ), que es un estado en que las salidas
no esta dando ningún nivel lógico, ni 0 ni 1.

5 5 8
4321 4321 4321
74LS251
I7 S2
I6 S1
I5 S0
I4 OE
I3
I2
I1 Y
I0 Y

El multiplexor 74LS157 tiene un solo selector para dirigir uno de dos datos de 4
bits a los 4 bits correspondientes de las salidas.
 DISP3
E A
4321 4321 U5
74LS157 4321
S
I1a
I0a Ya
I1b
I0b Yb
I1c
I0c Yc
I1d
I0d Yd
E

Los multiplexores CMOS 4019 4519 tienen selectores separados para las entradas
A y B cada una de 4 bits. La tabla muestra la diferencia entre ellos: cuando los dos
selectores están activos el 4019 hace un OR con las entradas y el 4519 hace un
XNOR.

8 2 A 9
4321 4321 4321 4321
4019 4321 4519 4321
A3 A3
A2 A2
A1 Q3 A1 Q3
A0 Q2 A0 Q2
B3 Q1 B3 Q1
B2 Q0 B2 Q0
B1 B1
B0 B0
SA SA
SB SB

-De multiplexores:

Este dispositivo dirige un dato a una de las salidas controladas por N

selectores. Es usual que venga con habilitadores activo bajo, activo alto y
de alta impedancia entre otras señales de control.
La siguiente figura muestra un demultiplexor de tres selectores A2, A1 y
A0 capaces de activar una de las 8 salidas negadas Q0 a Q7. Si los
selectores tienen el valor binario B activan la salida correspondiente con
ecuación . Las salidas normalmente están altas, solo son cero
cuando E3=1, E2=0 y E1=0. Cualquiera de las entradas E se puede usar
para la entrada de datos del demultiplexor, como las salida Q están negadas
E3 se invierte mientras E2 y E1 al entrar invertidas salen normales.

L0 L1 L2 L3 L4 L5 L6 L7
3
4321 74LS138
A2 Q7
A1 Q6
A0 Q5
Q4
Q3
E3 Q2
E2 Q1
E1 Q0

El uso más común de estos dispositivos es activando una de las salidas

con los N selectores y las entradas E como habilitadores. Con este uso se
definen mejor como decodificadores. La siguiente figura muestra la
expansión de dos 74138 para que activen una de 16 salidas con 4 selectores
siendo el selector que corresponde a A3 la entrada E2 del que tiene las
salidas de menos peso Q0 a Q7, y la entrada E3 para las salidas que se
corresponden con Q8 a Q15.

L0 L1 L2 L3 L4 L5 L6 L7
8
4321 74LS138
A2 Q7
A1 Q6
+V A0 Q5
Q4
Q3
E3 Q2
E2 Q1
E1 Q0

L8 L9 L10L11L12L13L14 L15

74LS138
A2 Q7
A1 Q6
A0 Q5
Q4
Q3
E3 Q2
E2 Q1
E1 Q0
-Comparadores:

Los comparadores de magnitud actúan de forma similar a como una

persona mira dos números de la misma cantidad de cifras. Primero las
cifras más significativas de cada número y en caso de que sean iguales,
busca en orden descendente hasta la cifra menos significativa de los dos
valores. El comparador empieza comparando A3 y B3 si una es alta y la
otra baja, el puede determinar que A > B ó que A < B sin necesidad de
verificar sus otras entradas; pero si son iguales, compara A2 y B2 con el
poder de determinar si uno es mayor o menor que el otro. Si estos
presentan una igualdad entonces recurre a A1-B1 y luego a A0- B0. Si
todas estas entradas presentan una igualdad, entonces recurre a las entradas
IA>B, IA=B y IA<B, que son utilizadas para conectar los comparadores en
cascada y expandirle el rango en incrementos de 4 bits. Cuando es un solo
comparador, o para los 4 bits menos significativos, las entradas IA>B y
IA<B se conectan a cero y la entrada IA=B en uno.

6 6
4321 4321
4585
A3
A2
A1
A0
B3 OA>B
B2 OA=B
+V B1 OA<B
B0
IA>B
IA=B
IA<B
En el siguiente circuito se muestra la conexión en cascada de dos
comparadores de 4 bits que funcionan como uno de 8 bits. El comparador
identificado como U0 recibe los bits menos significativos mientras U1
tiene los más significativos.

A7-A4 A3-A0 B7-B4 B3-B0

B 8 9 A +V

4321 4321 4321 4321 U0

74LS85
A3 IA<B
A2 IA=B
A1 IA>B
A0
B3
B2 A<B
B1 A=B
B0 A>B
U1
74LS85
A3 IA<B
A2 IA=B
A1 IA>B
A0
B3
B2 A<B
B1 A=B
B0 A>B

-Sumadores:

Internamente, un sumador utiliza 4 sumadores completos. Los sumando

A1 y B1 pueden tener un acarreo externo de entrada C0 (Cin). Los
sumandos A4 y B4 generan el acarreo de salida C4 (Cout). El circuito es
solo para prueba, para usarlo como sumador se fija la entrada Cin a cero.

0 0
4321 4321 74LS83
A4
A3 4 321
A2
A1 s4
B4 s3
B3 s2
B2 s1
B1
Cin Cout
El siguiente muestra la conexión en cascada de tres sumadores para
expandir el rango de 4 a 12 bits.

KPD1 KPD2 KPD3 KPD4 KPD5 KPD6 DISP4 DISP1 DISP2 DISP3

F F F F F F
4321 4321 4321 4321 4321 4321 4321 4321 4321 4321
U1
74LS283
A4
A3
A2
A1 s4
B4 s3
B3 s2
B2 s1
B1
Cin Cout

U2
74LS283
A4
A3
A2
A1 s4
B4 s3
B3 s2
B2 s1
B1
Cin Cout

U3
74LS283
A4
A3
A2
A1 s4
B4 s3
B3 s2
B2 s1
B1
Cin Cout
 Procedimiento
1- Diseñar un sumador BCD completo, con acarreo de entrada y de
salida.
KPD1 KPD2 DISP2 DISP1

7 3
4321 4321 4321 4321

U2
74LS83
A4 U1
A3
A2 74LS83
A1 s4 A4
B4 s3 A3
B3 s2 A2
B2 s1 A1 s4
B1 B4 s3
B3 s2
Cin Cout B2 s1
V1 V2 B1
5V 5V
+V +V Cin Cout

U4
74F85
74LS85 U3B
A3 IA<B
A2 IA=B
A1 IA>B
A0
B3
B2 A<B
B1 A=B
B0 A>B

U3A

2- Armar en un multiplexor el circuito correspondiente a la ecuación :

__
X= AB+AC
V1 L1
C B A X 5V KPD1
+V
0 0 0 1 2
0 0 1 0 4321
U2
0 1 0 1 74LS251
0 1 1 1 I7
I6
S2
S1
I5 S0
1 0 0 0 I4 OE
I3
1 0 1 0 I2
I1 Y
1 1 0 0 I0 Y
1 1 1 1
 3- Probar y conectar en cascada sumadores de 4 bits.

KPD1 KPD2 KPD3 KPD4 KPD5 KPD6 DISP4 DISP1 DISP2 DISP3

F F F F F F
4321 4321 4321 4321 4321 4321 4321 4321 4321 4321
U1
74LS283
A4
A3
A2
A1 s4
B4 s3
B3 s2
B2 s1
B1
Cin Cout

U2
74LS283
A4
A3
A2
A1 s4
B4 s3
B3 s2
B2 s1
B1
Cin Cout

U3
74LS283
A4
A3
A2
A1 s4
B4 s3
B3 s2
B2 s1
B1
Cin Cout
 4- Probar y expandir los comparadores de magnitud que se encuentran
en el programa de diseño y explicar el valor jerárquico de cada una
de las entradas de los comparadores después de la expansión.

KPD3 KPD4 KPD1 KPD6 KPD2 KPD5

V1 L1 L2 L3
1 0 0 2 0 0 5V
4321 4321 4321 4321 4321 4321 +V
U1
74LS85
74LS85
A3 IA<B
A2 IA=B
A1 IA>B
A0
B3
B2 A<B
B1 A=B
B0 A>B

U2
74LS85
74LS85
A3 IA<B
A2 IA=B
A1 IA>B
A0
B3
B2 A<B
B1 A=B
B0 A>B

U3
74LS85
74LS85
A3 IA<B
A2 IA=B
A1 IA>B
A0
B3
B2 A<B
B1 A=B
B0 A>B

En la expansión anterior, el primer comparador recibe el valor de los datos

A y B mas significativos; donde A3 y B3 del primer comparador reciben
los dos bits más significativos para los datos A y B. El tercer comparador
recibe el dato menos significativo de los datos A y B, donde A0 y B0
reciben los dos bits menos significativos de los datos A y B. Clasificando
los comparadores en orden jerárquico, el primero es el comparador que
recibe los datos más significativos de A y B, el tercer comparador recibe
los datos menos significativos de A y B.
 5- Armar los decodificadores BCD a 7 segmentos para pantalla ánodo
común y cátodo común. Explicar que pasa si estos decodificadores
no se usan con la pantalla adecuada. Mostrar un circuito de conexión
real, incluyendo resistencias, de cada decodificador.

Si estos decodificadores no son utilizados con la pantalla adecuada,

entonces la pantalla que se utiliza no va a funcionar correctamente, ya que
va a encender los leds los los segmentos que en realidad no se desean
encender. Ej: si se utiliza una pantalla de ánodo común con un
decodificador que sea para cátodo común, entonces los segmentos para
pantalla de ánodo común necesitan en la entrada un 0 lógico para que el led
pueda conducir, pero como el decodificar va a dar in 1 lógico en el
segmento que se desea encender, entonces el segmento no encenderá.

U5A
KPD1
9 V+
4321
DISP1 D6
LED0
U2 abcdefg. D3 D7
LED0
74LS47 LED0 LED0
A3 g
A2 f D1
A1 e D2 D4 LED0
A0 d LED0
c
V2 b LED0
5V a
+V D5
test
RBI RBO

U1
74F85
74LS85
A3 IA<B
A2 IA=B Gnd
A1 IA>B
A0
B3 DISP2
B2 A<B U4A
B1 A=B LED0
B0 A>B
U3 abcdefg.
74LS48 LED0 D8
A3 g D12
A2 f LED0 D13
A1 e D10 LED0
A0 d
c
b
a LED0 LED0
test D11 D9
RBI RBO
LED0
D14
 U5A
KPD1
1 V+
4321
DISP1 D6
LED0
U2 abcdefg. D3 D7
LED0
74LS48 LED0 LED0
A3 g
A2 f D1
A1 e D2 D4 LED0
A0 d LED0
c
V2 b LED0
5V a
D5
+V test
RBI RBO

U1
74F85
74LS85
A3 IA<B
A2 IA=B Gnd
A1 IA>B
A0
B3 DISP2
B2 A<B
B1 A=B U4A LED0
B0 A>B U3 abcdefg. LED0 D8
74LS48 D12
A3 g
A2 f LED0 D13
A1 e D10 LED0
A0 d
c
b
a LED0 LED0
test D11 D9
RBI RBO
LED0
D14
 6- Probar tres multiplexores y explique la naturaleza y la función de
cada una de sus señales de entrada y salida. Expandir el multiplexor
probado al doble de su capacidad utilizando otros multiplexores o
C.I. reales que aparezcan en el programa de diseño.

V10
KPD2 KPD1 5VV11
0V
1 0 DISP3 DISP1 DISP2
4321 4321 U3
74LS298 L1 L2
I0d S
I0c CP 4321 4321 4321
I0b
I0a Qd
I1d Qc
I1c Qb
I1b Qa
I1a
V1 U9
0V 74LS258
S U2A
I1a
I0a Ya
I1b
I0b Yb
I1c U2B
I0c Yc
I1d U2C
I0d Yd
OE U2D
U11
74LS157
S
I1a
I0a Ya
I1b
I0b Yb
I1c
I0c Yc
I1d
I0d Yd
E

V2 5V 0V V6

V3 5V 0V V8

V5 0V 0V V7

V4 5V 0V V9
74LS251
I0
I1
I2
I3
I4
I5
I6
I7

U1
OE
S0
S1
S2
Y
Y
 KPD4 KPD3 KPD2 KPD1 DISP1
2 1 2 3
4321 4321 4321 4321
V2 4321
V1 U1 0V
0V 74LS157
S
I1a
I0a Ya
I1b
I0b Yb
I1c U3
I0c Yc 74LS157
I1d S
I0d Yd I1a
E I0a Ya
I1b
U2 I0b Yb
I1c
74LS157 I0c Yc
S I1d
I1a I0d Yd
I0a Ya E
I1b
I0b Yb
I1c
I0c Yc
I1d
I0d Yd
E

V1 DISP1
KPD4 KPD3 KPD2 KPD1 5V
0 0 2 0
V2
4321 4321 4321 4321 0V 4321

U1
4019
A3
V3 A2
5V A1 Q3
A0 Q2
B3 Q1 U3
V4 B2 Q0
B1 4019
5V A3
B0
A2
SA A1 Q3
SB A0 Q2
B3 Q1
B2 Q0
B1
U2 B0
4019 SA
A3 SB
A2
A1 Q3
A0 Q2
B3 Q1
B2 Q0
B1
B0
SA
SB
 KPD4 KPD3 KPD2 KPD1
V3 V4
V1 V2 0V 0V
0 0 0 2 0V 5V
DISP1
4321 4321 4321 4321

U1
74LS298 4321
I0d S
I0c CP
I0b
I0a Qd U3
I1d Qc
I1c Qb 74LS298
I1b Qa I0d S
I1a I0c CP
I0b
I0a Qd
I1d Qc
I1c Qb
U2 I1b Qa
74LS298 I1a
I0d S
I0c CP
I0b
I0a Qd
I1d Qc
I1c Qb
I1b Qa
I1a

Multiplexor 74298: este multiplexor es un selector con capacidad para dos

datos de 4 bits cada uno. Dependiendo el dato que se seleccione con el
selector S, será el dato obtener en la salida. Aunque el dato saliente se elija
con el selector S, la salida no tendrá un resultado hasta que el selector CP
acciones y desaccione, es decir, hasta que el selector CP emita un pulso
completo, la salida no obtendrá su resultado.

Multiplexor 74157: este tipo de multiplexor es un selector con capacidad

para recibir dos datos de 4 bits cada uno. El dato que se obtenga en la salida
va a depender de dato que se seleccione mediante la entrada S. este
multiplexor cuenta con un habilitador adicional.

Multiplexor 74251: este cuenta con 8 entradas y cada una de estas recibe un
dato y dependiendo de cual de estas entradas sea seleccionada mediante la
combinación de las entradas S2, S1 y S0, es que este va a mandar a la
salida el dato que entra por la entrada seleccionada. Este multiplexor
también cuenta con un habilitador, una salida normal y una salida negada.
7- Probar un demultiplexor de tres selectores. Convertir este en uno de 4
selectores. Expandir un demultiplexor de 4 selectores a uno de 5.

KPD1 L1 L2 L3 L4 L5 L6 L7 L8
8
U1
4321 74F138
74LS138
V1 A2 Q7
5V A1 Q6
A0 Q5
Q4
V2 Q3
0V E3 Q2
E2 Q1
E1 Q0
V3
0V

KPD1 L9 L10L11L12L13L14L15L16 L1 L2 L3 L4 L5 L6 L7 L8

0
V4
4321 5V
+V
U1
74F138
74LS138
A2 Q7
A1 Q6
A0 Q5
Q4
V1 Q3
E3 Q2
0V E2 Q1
E1 Q0

U3
74F138
74LS138
A2 Q7
A1 Q6
A0 Q5
Q4
Q3
E3 Q2
E2 Q1
E1 Q0
KPD2 KPD1 L1 L2 L3 L4 L5 L6 L7 L8 L9L10L11L12L13L14L15L16L17L18L19L20L21L22L23L24L25L26L27L28L29L30L31L32
2 0 U1
74LS154
4321 4321 15
14
13
12
11
E1 10
E0 9
8
7
A3 6
A2 5
A1 4
A0 3
2
1
0

U3A
U2
74LS154
15
14
13
V1 12
0V 11
E1 10
E0 9
8
7
A3 6
A2 5
A1 4
A0 3
2
1
0
 Objetivos

-Conocer algunos C.I. de mediana escala de integración como

comparadores, decodificadores, multiplexores, demultiplexores y
sumadores.
-Introducirse en el concepto de expandir o conectar en escala estos C.I.
-Solucionar problemas lógicos utilizando estos C.I.

Materiales

Programa de diseño electrónico

Computadora
 Introducción

El uso de los circuitos integrados de mediana escala de integración se han

convertido en la actualidad en unos de los grupos de dispositivos más
utilizados en la actualidad.

Por tal razón la siguiente práctica esta realizada a base de circuitos

integrados como multiplexores, decodificadores, sumadores,
demultiplexores y comparadores.

Estos circuitos integrados con la ayuda de otros dispositivos mas, son los
que conforman la gran parte de la tecnología computacional de hoy en día.