Informe I: Compuertas Lógicas

Heidy Cardenas. Daniel Prieto. Jairo Mejia

[email protected]; [email protected]; [email protected]
Universidad Nacional de Colombia

Resumen—Abstract— En el presente informe se encuentra

información acerca de los diferentes montajes y caracterı́sticas
expuestas de las compuertas lógicas universales. En este informe
se encuentra su funcionamiento, el uso común de las compuertas
lógicas de las familias TTL y CMOS y la comprobación de
datos que el fabricante usa para la correcta utilización de los
mismos. De igual manera se encontrará información de como a
partir de las compuertas universales NAND y NOR se pueden
hallar todas las demás compuertas vistas en la clase teórica del
curso. Al final se hace referencia a las conclusiones vistas desde Figura 1. Montaje de la compuerta NAND
cada punto donde encontramos como los datos si bien tienen
error porcentual se encuentran en un rango aceptable de trabajo
mientras que las compuertas universales efectivamente simulan
cualquier comportamiento de otra compuerta.
Palabras clave: Compuertas lógicas, Funciones Lógicas, Tiem-
po de retardo, Compuertas universales (NAND y NOR).
.

I. I NTRODUCCI ÓN
Figura 2. Montaje de la compuerta NOR
En siguiente informe se trabajó con las compuertas 7400
y 7402 de las familias lógicas TTL y CMOS, con ellas se
trabajaron diferentes tipos de compuertas con cada uno, las Para conseguir las compuertas AND con NAND y OR
cuales incluye NAND, NOR, AND y OR, con las diferentes con NOR simplemente se colocaron las entradas en dos
familias comentadas anteriormente. Se prosiguió a comprobar compuertas y sus salidas a una tercera tal como lo muestra
los parámetros dados por el fabricante en el datasheet, encon- la figura 3, logrando ası́ invertir o negar la función de la
trando ası́ los datos de retardo y los valores de tensión mı́nimos compuerta.
y máximos de cada compuerta usada. Los resultados obtenidos
y los pasos para llegar a cada uno de ellos, se encuentran
expuestos a continuación.

II. D ISE ÑO Y C ÁLCULOS

La primera parte de esta práctica fue la implementación

de las compuertas básicas NAND y NOR con las cuales se
llevaron a cabo los montajes para las compuertas NAND,
NOR, AND y OR. Para el diseño de estos circuitos se Figura 3. Montaje de la compuerta OR con NOR
realizó el análisis con las tablas de verdad de cada una de
las entradas y sus salidas respectivamente, este diseño fue
descrito mejor en el Preinforme 1: Compuertas Lógicas. Los diseños más complejos son los de las compuertas AND
Para observar la salida correspondiente se utilizó un led en con NOR y OR con NOR. Sin embargo solo fue necesario la
el cual se evidencia el 0 y 1 lógico de la compuerta. Para retroaliemntación entre los terminales de una misma compuer-
la compuerta NAND se utlizó el integrado 7400 y para la ta tal como muestra la figura 4 y la salida de estas conectarla
compuerta NOR se implementó el integrado 7402. como entrada para una tercera compuerta que nos da la salida
esperada por la tabla de verdad correspondiente.
 Informe I: Compuertas Lógicas

como se puede ver en la figura 6 tenemos el barrido para la

familia CMOS donde podemos observar que la caı́da de este se
ve alrededor de 1.1 V y entra a la etapa donde no el MOSFET
no esta en ninguno de los estados lógicos, después tiene una
pendiente que se desprecia en la figura donde llega al valor
aceptable como 0 Lógico según la práctica. Debido a que le
circuito para la compuerta NOR arrojarı́a el mismo resultado
al ser MOSFET se descartó dicha imagen del barrido.

Figura 4. Montaje de la compuerta AND con NOR

Las respuestas esperadas se logran predecir por medio de

las tablas de verdad de las compuertas AND y OR.
A B A.B
0 0 0
0 1 0
1 0 0
1 1 1
Cuadro I
TABLA DE VERDAD AND Figura 6. Curva de medición de Tensiones de entrada y salida - CMOS

De igual forma que para el caso de la familia CMOS, para

A B A+B los transistores bipolares (TTL) se trabajó el mismo circuito de
0 0 0 la figura 5 y se hizo su respectiva función de Barrido DC, en
0 1 1 este caso y como se puede ver en la figura 7 el valor de caı́da a
1 0 1
1 1 1 0 Lógico es de 2.4V aproximadamente. Sin embargo, estos no
Cuadro II son los datos provistos por el fabricante, esto se puede explicar
TABLA DE VERDAD OR debido a que el simulador usado Multisim 13.0 cuenta con
compuertas genéricas que posiblemente contengan valores de
Después de lo nombrado anteriormente se prosiguió a traba- tensión de entrada y salida diferentes.
jar con las compuertas universales y encontrar sus valores de
tensión tanto en la entrada como en la salida de la compuerta.
Para las compuertas NAND y NOR de cada una de las familias
vistas en el punto anterior. Esto se hizo como se puede
observar en la figura 5 en donde vemos una fuente DC y
una resistencia de prueba para la respectiva medición de los
calculos.

Figura 7. Curva de medición de Tensiones de entrada y salida - TTL

Finalmente se procedio hallar los tiempos de retardo que

posee una compuerta NAND y una NOR tanto para las familias
TTL y CMOS, cómo también para una compuerta diseñada en
la primera parte del laboratorio. Para poder lograr sacar dichos
valores, se procedio a mirar el datasheet de cada compuerta
y comprobar cual era su tiempo de respuesta, en todas las
Figura 5. Modelo Básico usado para la medición de Tensiones compuertas era del orden de 10us a 20us, estos valores son
dependientes a la fabricación del elemento por lo que cada
Para poder obtener las curvas previstas deseadas para cada fabricante tiene diferente rangos. Para poder hallar esto, se
tipo de compuerta se uso la opción de Barrido DC (DC Sweep) utilizo el simulador Multisim, se procedio a colocar una de las
para variar la fuente V1 que vemos en la figura 5 y de esta entradas de las compuertas fija y la otra se coloco una señal
forma poder identificar los puntos en que cada compuerta cuadrada con una amplitud de 5Vpp con solo parte positiva,
cambia de valor y si estos datos concuerdan con los dados por es decir que la señal oscilaba entre 0-5V a una frecuencia,
el fabricante en el datasheet y si su error porcentual mantiene a continuación se puede observar el esquema del circuito
unos errores de trabajo normal. Teniendo en esto en cuenta y diseñado para esta sección.

2
 Informe I: Compuertas Lógicas

combinaciones para las entradas y comprobar la tabla de

verdad para dicha compuerta.

Figura 8. Montaje para determinar el tiempo de retardo de las compuertas

Como se ve en la imagen 8, se utilizo un osciloscopio y con

él se puedo comparar dos señales, la primera es correspondien-
te a la señal cuadrada generada por el generador de señales Figura 11. Montaje práctico NOR
y la segunda es correspondiente a la salida de la compuerta.
Con ayuda de la escala del osciloscopio se procedió mirar que La comprobación de la compuerta NAND se realizó de igual
tiempo transcurrı́a entre el cambio de la señal de entrada con manera, considerando que solamente se tenia el valor de 0
el cambio de la señal de salida y ası́ determinar su tiempo de lógico en la salida cuando las dos entradas eran 1 lógico,
retraso. Efectivamente se pudo corroborar que el tiempo de tal como lo ilustra la imagen 12, obteniendo el valor de 1
retraso era de los orden de los 10ns a 20ns en promedio para lógico cuando los dos pulsadores de la derecha estan activados
todas las compuertas. Cabe aclarar que estos rangos varı́an dejando ası́ la conexión directa con la fuente de 5V DC.
dependiendo de la temperatura en la cual opere el transistor.
Como se puede observar en las siguientes figuras se puede ver
aproximadamente el tiempo de retraso tanto de la familia TTL
y CMOS.

Figura 9. Tiempo de retardo para una compuerta NAND de la familia TTL.

Figura 12. Montaje práctico NAN

En la compuerta OR se verificó su tabla de verdad para

la cual sólo se tiene un 0 lógico de salida cuando ambas
entradas son 0 y se tiene tambien que con una entrada que
sea 1 su salida es 1. Este funcionamiento se obtuvo con los
dos montajes de la compuerta OR: el montaje con la conexión
de compuertas NAND, figura 13 y el montaje con la conexión
de compuertas NOR figura 14.
Figura 10. Tiempo de retardo de una compuerta NOR de la famila CMOS

III. D ESARROLLO E XPERIMENTAL

III-A. Aplicación de compuertas NAND Y NOR
En esta parte de la práctica se comprueba el funcionamiento
de cada una de las compuertas lógicas básicas por medio
de un led conectado a la salida. Para la compuerta NOR se
obtuvo una 1 lógico solamente cuando ambas entradas estaban
conectadas a tierra por medio de dos pulsadores como se
logra visual en la figura 11, además de reaizar las cuatro Figura 13. Montaje práctico OR con NAND

3
 Informe I: Compuertas Lógicas

de Amplitud de 5V sin valores negativos para hacer un

”Barrido de Voltaje ası́ al cruzar en el osciloscopio las dos
2

tensiones tanto la entrada como la salida, poder observar la

curva en el modo XY del osciloscopio. Debido a la misma
razón expresada en los cálculos y nuevamente demostrado en
la práctica, al ser de la misma familia los datos obtenidos
fueron prácticamente los mismos con algunas diferencias
debidas a la cualidad de cada compuerta. Al conservar una
relación entre estos valores, nos referimos por familias para
Figura 14. Montaje práctico OR con NOR ası́ abarcar tanto NAND como NOR en el mismo análisis
cuando son de la misma familia.
La compuerta AND se realizó con la conexión de dos
compuertas NAND y con la conexión de dos compuertas NOR.
Se confirma la tabla de verdad de la compuerta AND con la
cual solo se tiene 1 lógico en la salida cuando las dos entradas
son 1. Se comparó la realizada con la compuerta NOR y con
la compuerta NAND y tienen el mismo principio lógico.
A continuación se muestran las curvas obtenidas en cada
familia y su respectiva comparación con los datos del fabri-
cante.

Figura 15. Montaje práctico AND con NAND

Familia TTL: Cuando se gráfico la curva tanto la

señal de salida como de la entrada se observó en el
oscilocopio lo que se puede ver en la figura 17, donde
vemos como la señal dentada de 5V del generador se
encuentra en el canal uno, mientras existe una señal
cuadrada en la salida de valor de 5V y baja a 0. En esta
imagen podemos ver directamente varias de las tensiones
Figura 16. Montaje práctico AND con NOR
que se tienen en cuenta y que se encuentran entre los
parámetros especificados por el fabricante, entre ellos
III-B. Mediciones de Tensiones VI y VO esta el valor máximo de la salida, el cual como vemos en
Posterior a tomar los datos de las compuertas hechas con la especificación de la imagen tiene 2V por cuadro, esto
NAND y NOR, se utilizó los circuitos de las compuertas quiere decir que dicha salida tiene un valor aproximado
universales para hacer una curva parecida a la vista en la de 3V en la salida y baja a un valor muy proximo a 0
etapa de cálculos del presente informe. Para esto en el caso tanto que no se nota la diferencia entre dicho valor y la
de la compuerta NAND se dejo un 1 Lógico y la otra entrada referencia cero del osciloscopio. Estos datos mostrados
se puso a variar para encontrar los dos estados en la salida en la señal de salida son llamados VOH y VOL , estos
tanto Low como High y comprobar cuales son los valores son los lı́mites de salida, el primero es llamado asi ya
de las tensiones vistas en la entrada y en la salida. Mientras que es el valor mı́nimo para que sea determinado como
que en la compuerta NAND se trabajo con un High fijo, en un 1 Lógico y el segundo es el valor máximo para que
la compuerta NOR en ambos casos trabajamos con un Low sea considerado 0 Lógico, según los datos del fabricante
fijo, para poder ver ambos estados lógicos. VOH > 2,7V al ser este alrededor de 3.0 cumple dicha
valor correctamente, mientras que el cero si bien no se
Para cada uno de los montajes de las compuertas NAND puede notar se espera también este en los lı́mites dados
y NOR de cada familia se uso una curva diente de sierra por el fabricante.

4
 Informe I: Compuertas Lógicas

hallaron las mismas curvas, encontrando las diferencias

que esperábamos desde el inicio de las simulaciones en el
tema. Como podemos observar en la figura 19 podemos
ver desde ya una diferencia entre los datos obtenidos con
la familia anterior, esto se debe a que en las compuertas
de la Familia CMOS la salida tiene el mismo valor que
la fuente con la cual se alimenta la pastilla. Debido a
que la pastilla se alimentó con un valor de 5V podemos
observar una división de 5V por cuando y el cual tiene
5V en la gráfica.

Figura 17. Señal de entrada y salida de tensión Familia TTL

Al ver la salida del modelo en XY, podemos notar los

voltajes de entrada y la curva vista en las simulaciones
hechas durante el previo desarrollo de la práctica. En la
figura 18 vemos la curva T. Entrada (eje X) y T. Salida
(Eje Y), aquı́ podemos ver claramente el valor de 3V a la
ya que desde el punto de abajo de la curva hasta su punta
hay tres voltios según la división de 1V por cuadro. De Figura 19. Señal de entrada y salida de tensión Familia CMOS
igual forma vemos que esta curva baja cuando el voltaje
de entrada es mayor a un valor muy cercano anterior
a 1V. Como podemos observar, no se puede lograr que Al pasar la figura 19 a modo XY, podemos observar
el oscilocopio muestre que pasa entre el valor máximo y nuevamente el comportamiento visto en la anterior fa-
mı́nimo, cuando sobrepasa la tensión de 1V en la entrada, milia con ligeros cambios entre cada uno de las familias,
esto se debe a que el transistor esta cambiado de estado en este caso el valor en el cual cae a cero lógico es
y por lo cual los valores de tensión no son muy fieles al de alrededor de 1.8V esto es muy cercano al lı́mite
modelo ideal visto en la simulación. previsto por el fabricante el cual asegura que para que
El dato del fabricante para los valores de tensión de sea considerado como cero debe tener menos de 1.5V,
entrada es de un valor máximo de 0.8 para que sea si bien se encuentra un error en aquel dato dado por el
reconocido como cero, por lo cual la curva demuestra los fabricante, es correcto resaltar que al pasar entrar en la
datos del fabricante y como nuestros datos están dentro zona donde no se es ni cero ni uno al graficar en el
de los rangos esperados por el fabricante. osciloscopio intenta adaptar a alguno de los dos estados
por lo cual encontramos un punto medio en la zona vacı́a
donde no se encuentra gráfica alguna y se puede ver ese
hueco. Todo esto se puede observar en la figura 20, donde
se ven prácticamente las cuatro tensiones próximas a los
valores dados por el fabricante.

Figura 18. Modo XY Familia TTL

Familia CMOS: Al igual que en el caso anterior se Figura 20. Modo XY Familia CMOS

5
 Informe I: Compuertas Lógicas

III-C. Retardo de las compuertas universales En la imagen 21 y 22 e observa dos señales muy distorsio-
nadas y es que a la escala en las que se encuentra se comienza
En esta sección se decidió a probar el tiempo de retardo
a percibir el ruido que tienen la señal y es de esperarse ya que
tanto de la familia CMOS como TTL, se pudo obtener que el
no se comporta de manera ideal. Aunque pues se note mucho
tiempo de respuesta no toma en cuenta el tipo compuerta ya
ruido en las señales se puede llegar a observar el tiempo en el
sea AND, NOR, NAND, etc. Lo que si toma en cuenta es la
cual la señal hace la transición de entrada a salida, este tiempo
complejidad del circuito ya que entre más complicado sea el
ronda entre los 10ns y 15ns que es lo que se espera por los
circuito o se pase dicha señal por más números de compuertas
datos del datasheet.
el tiempo de retraso va a ser un poco mayor, sin embargo como
estamos hablando de nanosegundos, para efectos de la practica En general se obtuvieron este tipo de respuestas, en oca-
puede despreciarse, sin embargo a nivel industrial es algo a siones no se podı́a apreciar el tiempo de retardo, debido a
tener en cuenta. que la señal ya poseı́a mucho ruido y no se alcanzaba a
Otra cosa a tener en cuenta el la temperatura de operación, diferenciar muy bien, sin embargo se logró ver las compuertas
ya que el tiempo de retraso tiene en cuenta los voltajes tienen un gran rango para operar de la mejor forma. Ası́ como
térmicos, por lo que trabajar a una temperatura muy alta cada transistor tiene su ancho de banda en el cual trabaja, las
puede causar que estos tiempos cambien notoriamente, sin compuertas trabajan de la misma manera y tienen un ancho
embargo para este laboratorio no se presentaron cambios por muy amplio ya que el limite superior lo determina el tiempo
este factor. Se procedió a hacer el montaje de la figura 8, de respuesta y pues al ser tan pequeño puede operar en el
teniendo en el generador una frecuencia de 1kH y con ayuda rango de los Megas, que es algo muy favorable.
de un osciloscopio se pudo observar el tiempo de retraso
aproximadamente, como se observa a continuación.

IV. R ESPUESTA A PREGUNTAS

¿Cómo se construyen compuertas lógicas AND, OR,

NOT y XOR a partir de las compuertas NAND y
NOR?

Dichas compuertas ya se han visto en una de las sec-

ciones de este documento. Sin embargo la compuerta
XOR no ha sido creada a partir de NAND o NOR, las
compuertas universales. A continuación se muestran dos
imágenes donde se pueden observar ambas construccio-
nes a partir de solo NAND o solo NOR, de igual manera
Figura 21. Tiempo de Retraso para una compuerta NAND de la famila TTL se puede con la combinación de ambas puertas pero el
diseño no se hace necesario al contar con estos dos tipos
mas simplificados.

Figura 22. Tiempo de Retraso para una compuerta NOR de la famila CMOS Figura 23. Compuerta XOR con solo NAND

6
 Informe I: Compuertas Lógicas

de las entradas respectando siempre las operaciones lógicas

que se realicen en cada caso.
Existen algunas diferencias pequeñas entre los valores de
tensión de entrada y salida de ambas familias, sin embargo,
estos valores implı́citamente indican el comportamiento de
cada una de ellas, recordando que la familia TTL llega a etapas
de corte para poder llegar a los valores de cero lógico mientras
que los MOSFET se mantienen en zona de saturación solo que
a corrientes muy pequeñas. De igual forma existen ventajas
con respecto al diseño en utilizar las compuertas MOSFET ya
Figura 24. Compuerta XOR con solo NOR que estas tienen la caracterı́stica de que arrojan el valor con la
cual son alimentadas, esto según el diseño necesitado puede
¿Concuerdan los valores de tensión y corriente de ser una clara ventaja pues da un mejor control del valor de
entrada y salida medidos para las compuertas con salida al usuario según la necesidad.
los especificados por el fabricante? Los tiempos de retardo de una señal de una compuerta
depende de especı́ficamente la fabricación del mismo y de
Si, según los parámetros dados por el fabricante las la temperatura en la que opere y la complejidad del circuito.
tensiones y corrientes concuerdan con lo esperado en En general se obtuvo un tiempo de respuesta similar para las
cada uno de las compuertas estudiadas, estos valores dos familias, tanto CMOS como TTL, por lo que se deben
se comprobaron por simulación y serán demostrados mirar otros aspectos para escoger entre uno y otro.
igualmente en práctica.
A la hora de medir tiempos de retardo, ¿Qué señal R EFERENCIAS
es más apropiada para visualizar dichos tiempos en [1] Thomas L. Floyd, 9na Edición; Fundamentos de Sistemas Digitales.
el osciloscopio?

La señal más apropiada es la señal cuadrada, ya que como

caracterı́stica fundamental es que puede pasar de picos de
tensión muy rápidos, lo que hace apropiado para ver el
funcionamiento de la compuerta a diferentes frecuencias.
Es por esta misma razón que para el laboratorio se utilizo
este tipo de señal para medir los tiempos de respuesta.
¿Qué diferencias encuentra entre las compuertas
de la familia lógica TTL y la CMOS? Explique en
qué radican estas diferencias.

Primero que el TTL están hechos con BJT y por esto

consumen un poco de mayor potencia que la familia
CMOS. Además que la familia TTL tiene caracterı́sticas
asimétricas de entrada y salida. Otra diferencia es que la
familia TTL trabaja en un rango de 5 a 5.3 voltios como
voltaje máximo de funcionamiento y un voltaje de 2.3
para comenzar a operar. En cambio la familia CMOS
tiene que operar con una tensión mucho mayor pero a
su vez tiene una tensión máxima mucho más alta y de
15 hasta 18 voltios. Otro dato importante es que no se
recomienda trabajar con las dos familias combinadas en
un circuito, ya que la familia TTL no logra reconocer
una salida pura de la familia CMOS.

V. C ONCLUSIONES
De las compuertas básicas se llegan a obtener distintos tipos
de funciones lógicas, las combinaciones de las compuertas
básicas AND y OR son las que se utilizan hoy en dı́a
en la implementación de electrónica digital. Con cualquier
compuerta básica (AND, OR, NAND o NOR) se puede llevar a
obtener otra compuerta lógica cambiando en efecto la relación