Grado en Ingenieria Electrónica, Robótica y mecatronica
Ejercicios Diseño Lógico
Relación 2
1. Las formas de onda de entrada de la figura se aplican a un sumador de 2 bits.
Determinar, mediante un cronograma, las señales correspondientes a la suma y a
la salida de acarreo, en función de las entradas.
2. Cuando en la salida de cada puerta de decodificación de la figura hay un nivel
alto, ¿Cuál es el código binario que aparece en sus entradas?
3. Se desea detectar unicamente la presencia de los códigos 1010, 1100, 0001 y
1011. Para indicar la presencia de dichos códigos se requiere una salida activa a
nivel alto. Desarrollar la lógica de decodificación mínima necesaria que tenga una
única salida que indique cuando cualquiera de estos códigos se encuentra en las
entradas. Para cualquier otro código, la salida ha de ser un nivel bajo.
4. Se aplican secuencialmente números BCD al decodificador BCD-decimal de la
figura. Dibujar un diagrama de tiempos que muestre cada salida en relación con el
resto de las señales, tanto de entrada como de salida.
5. En el multiplexor de la figura, determinar la salida para los siguientes estados
de entradas: D0=0, D1=1, D2=1, D3=0, D0=0, S0=1, S1=0,
Si las entradas de selección se secuencian tal como se muestra en las formas de
onda siguientes, determinar la forma de onda de salida.
6. Se introducen en las entradas de un multiplexor de ocho entradas 74151ª las
formas de onda de la figura. Dibujar la señal de salida.
7. Se aplican las formas de onda de la figura al circuito de paridad representado a
continuación. Determinar las señales de salida en función de las entradas.
8. Diseñe un codificador con prioridad de 4 entradas activas a nivel bajo y con
salidas activas a nivel alto. Añada una salida que indique cuando no hay ninguna
entrada activa.
9. Se aplican las señales de la figura a un match SR con entradas activas a nivel
bajo. Dibujar la forma de onda Q resultante en funcion de las entradas. Suponer
que, inicialmente, Q=0.
10. Resolver el problema 1 para las formas de onda de entrada de la figura,
aplicadas a un match S-R activo a nivel alto.
11. Resolver el problema 1 para las formas de entrada de la figura.
12. Determinar la salida Q de un latch S-R con entrada de habilitacion para los
diagramas representado en la figura.
13. En la figura se muestran dos slip-flops S-R disparados por flanco. Si las
entradas son las que se muestran, dibujar la salida Q para cada flip-flop en función
del tiempo y explicar las diferencias. Inicialmente se encuentran en RESET.
14. Dibujar la salida Q en función del reloj para un flip-flop D cuyas entras son las
que se muestran en las figuras. Suponer disparo por flanco positivo y que Q se
encuentra inicialmente a 0.
15. Para un flip-flop J-K disparado por flanco positivo cuyas entradas son las que
se muestran en la figura, determinar la salida Q en función del reloj. Suponer que
inicialmente Q=0.
16. Resolver el problema 7 para la figura:
17. Determinar la salida Q en función del reloj si las señales que se muestran en la
figura se aplican a las entradas de un flip-flop J-K. Suponer que inicialmente Q=0.
18. Determinar la salida Q para las señales de la figura aplicadas al flip-flop
maestro esclavo. Inicialmente Q=0.
19. Dibujar la salida Q del flip-flop B de los siguientes circuitos. Inicialmente RESET
20. Para el circuito de la figura, determinar la frecuencia máxima de la señal de
reloj, si el tiempo de set-up de cada flip-flop es de 20ns y los retardos de
propagacion (tPLH y tPHL ) son de 50 ns para cada flip-flop.
21. Para el registro de desplazamiento y las formas de onda de entrada de la
figura, determinar los estados de cada flip-flop y la forma de onda de la salida.
22. Dibujar las salidas Q0 a Q7 para un registro de desplazamiento 74LS156,
siendo la señal de entrada la mostrada en la figura.
23. Para el contador en anillo de la figura, dibujar la señal de salida de cada flip-
flop en relacion con la señal de reloj. Suponer que inicialmente FF0=1 y los demas
en estdo RESET. Considerar al menos 10 impulsos.
24. A partir de la secuencia mostrada en la figura, determinar el contador en anillo
e indicar como se puede inicializar para generar la señal indicada en la figura. En
el impulso de reloj 16, la secuencia patron se repite.
25. Para el contador asíncrono de la figura, dibujar el diagrama de tiempos para 16
impulsos de reloj, indicando la señal de reloj y Q0,Q1, y Q2.
26. Las formas de onda de la figura se aplican a un contador 74LS163A.
Determinar las salidas Q y RCO. La entradas son D0=1, D1=1, D2=0, D3=1.
27. Las formas de onda del problema 18 se aplican a un contador 74LS160A.
Determinar las salidas Q y RCO. La entradas son D0=1, D1=0, D2=0, D3=1.
28. Dibujar la forma de onda de salida de un contador ascendente/descendente
74LS190 con las formas de onda de entrada mostradas en la figura. Las entradas
de datos estan a cero. Comenzar con la cuenta en el estado 0000.
