INF-MCU

UNIVERSIDAD FRANCISCO DE PAULA Versión: 1.0

SANTANDER
PROGRAMA DE INGENIERÍA Página: 1 de
ELECTRÓNICA ELECTRONICA II 6

DISEÑO DE UN AMPLIFICADOR DE FUENTE COMÚN

(FC) CON JFET UTILIZANDO LA CARACTERIZACIÓN
DEL DISPOSITIVO Y LA RECTA DE CARGA

Universidad Francisco de Paula Santander

Resumen—Elaborar un diseño de un amplificador multietapa no

solo es superar esa barrera, también significa ser capaz de II. OBJETIVOS
linealizar un dispositivo que posee un comportamiento A. Objetivo General
exponencial; funcionamiento que supone un gran reto al
diseñador tanto en el aspecto procedimental como en el analítico. Diseñar e implementar un amplificador con transistor JFET de
En esta guía está resumido dicho estudio, el cual se encuentra unión PN para comprobar las técnicas de diseño basado en la
dividido en etapas como lo son la caracterización, la elección del caracterización de los parámetros básicos de activación del
dispositivo, el diseño y la implementación. Dichas etapas son las transistor JFET y la recta de carga
que a grandes rasgos se pueden destacar de esta práctica. Sin
embargo, se espera que la presente información se expanda aún B. Objetivos Específicos
más y se evalúen otros factores que van de la mano con el  Familiarizar al estudiante con el uso de los manuales
funcionamiento y el diseño de los transistores JFET. de los fabricantes de transistores FET para identificar
los parámetros eléctricos que definen su
Palabras claves— Amplificador, Multietapa, Linealizar,
Caracterización, Transistor, Transistor JFET. comportamiento y poder manejar sus especificaciones
a la hora del diseño de amplificadores.
I. INTRODUCCIÓN  Determinar los parámetros característicos del
transistor de manera experimental utilizando como
L a electrónica del presente está forzándose el rumbo de los
dispositivos de estado sólido que buscan implementar
dispositivos semiconductores para aumentar notablemente la
referente la hoja de especificaciones del fabricante (VP
= VGS con IDQ = 0), (IDSS con VGS = 0). Con base en
confiabilidad y la fiabilidad de ellos ante los entornos adversos estos parámetros determinar la región de operación del
a los cuales se vean sometidos, el JFET y el MOSFET son los JFET.
dispositivos más utilizados hoy en día en los circuitos  Desarrollar en el estudiante una metodología para el
integrados (CI) y en los diferentes microprocesadores no solo diseño de amplificadores JFET utilizando una sola
por su facilidad al momento de fabricarlos por la simetría en su fuente de polarización.
interior sino también porque ocupan menos espacio y esto es  Ampliar el conocimiento del uso de la herramienta
vital cuando de miles de millones de ellos se habla. OrCAD PSpice para la simulación del circuito.

El ingeniero electrónico en su perfil profesional tiene como III. PROCEDIMIENTO Y DESARROLLO DE OPERACIONES
visión innovar y esto siempre va de la mano con la capacidad El segundo laboratorio va enfocado al diseño de un
de minimizar los tamaños y maximizar la funcionabilidad, amplificador multietapa con transistores JFET de Fuente
datos que pueden ser corroborados con la evolución de la Común (FC) junto con su análisis práctico, por medio de
telefonía celular. Electrónica II es el espacio en el que el simulación y de manera teórica. El porqué de un montaje en
ingeniero cimenta estas bases y empieza a ver las ventajas al varias etapas en vez de solo una se explicará más adelante en
utilizar un diseño basado en JFET o el diseño hecho con un la sección de recomendaciones.
BJT, que al comparar le brindará la suficiente capacidad y
habilidad para saber cómo unir en un futuro estas etapas y Lo más importante a la hora de diseñar un amplificador
crear dispositivos mixtos que aprovechen las ventajas de cada JFET es escoger el tipo de transistor que se utilizará, para lo
una de estas tecnologías, esto se refleja como una notable cual es necesario un análisis previo de las características
reducción en el tamaño de los circuitos cuando se deseen intrínsecas de un número determinado de dispositivos y
implementar en un circuito integrado (CI) y también como una evaluar cuál de todos puede ser más beneficioso para el diseño
mayor flexibilidad cuando de ganancias se habla. en cuestión. En el caso
 TABLA II
EXPRESIONES MATEMÁTICAS
IDSS VDD
Punto Q I DQ = ,VDSQ = , VGS = 0.3VP
2 IDSS 2 IDSS
Polarizaci gm = 1.42 , k = 2
ón V
P V
P

caracteriza a los dispositivos JFET. Las ecuaciones

mencionadas se muestran en la TABLA II.

Para comenzar con el diseño del amplificador, síganse los

siguientes pasos que han sido extraídos del libro “Diseño
Electrónico” de C. Savant.

Fig. 1. Ejemplo de una recta de carga tomada del libro Diseño Electrónico 1) Seleccione un punto Q en la zona más lineal de la recta de
del autor C. Savant.
carga. Fig. 1.
TABLA I
PARÁMETROS INTRÍNSECOS DE CADA TRANSISTOR −VDD + RDIDQ + VDSQ + RSIDQ = 0
𝐕𝐏 𝐈 𝐕𝐆𝐒𝐐 𝐕𝐃𝐒(𝐬
𝐃 𝐚𝐭) VDD − VDSQ
𝐒 RD + RS = = K1 (1)
𝐒
IDQ
de esta práctica de laboratorio, se empleó el modelo
especificado en la guía principal; el transistor JFET 2SK161 de La ecuación (1) tiene dos incógnitas, RS y RD.
canal N.
3) Escoger un valor idóneo para la ganancia de voltaje.
Tener en cuenta que con una ganancia de voltaje relativamente
Una vez se conoce el dispositivo a usar, el siguiente paso es
alta (alrededor de 15 < |Av| < 25) y una resistencia de carga
caracterizar1 el transistor, paso que por practicidad se obviará,
relativamente baja (alrededor de los 2 kΩ) es posible que no se
pues en la guía de laboratorio se explica paso a paso.
pueda efectuar este diseño con ningún punto Q, caso que se
explicará posteriormente en la sección de recomendaciones.
Sin embargo, se creó la TABLA I a fin de mostrar los
resultados de la caracterización y a su vez, los valores de los
Por lo tanto, se sugiere implementar un diseño de dos o más
parámetros intrínsecos de los dos transistores JFET que
etapas donde el producto de las ganancias de voltaje de cada
conforman el amplificador multietapa en cuestión.
etapa arroje la ganancia de voltaje total.
Una vez hallados estos parámetros fundamentales, el
4) Por medio de la ecuación de la ganancia de voltaje y la
siguiente paso es realizar el análisis teórico a fin de obtener ecuación (1) se puede obtener el valor de la resistencia RD
cada una de las expresiones que definen al amplificador JFET. pues es la única incógnita resultante.
Para esto se empleó el siguiente procedimiento para diseñar un
amplificador JFET de Fuente Común. −RL ∥ RD −RLRD
Av = =
R S + 1/gm (R + )(K1 − RD + 1/gm)
A. Análisis teórico L
RD
En la sección de diseño de un amplificador con JFET serán Al despejar RD se obtiene una ecuación cuadrática de la
de gran importancia los parámetros obtenidos inicialmente forma
para calcular los valores de las resistencias R1, R2, RD y RS y
hacer funcionar el diseño. Para ello serán indispensables las a ∙ R2D+ b ∙ RD + c = 0
ecuaciones que asegurarán el funcionamiento del transistor en
la zona más lineal de la recta de carga haciendo que este Esta arrojará una solución negativa y otra positiva. Si la
presente menos fluctuaciones, factor que lastimosamente solución positiva provoca que RD > K1, esto quiere decir que

1
Determinar las cualidades o rasgos característicos de una persona o una
cosa.
la resistencia RS sería negativa por lo que se necesitaría otro El resultado de este cálculo debe coincidir con la condición
punto Q u otro valor de ganancia de voltaje. En el caso de que de que RSca sea positiva pero menor que RScd, ya que
la solución positiva sea RD < K1, se continúa con el paso 5.

5) Despeje RS utilizando la ecuación (1). RScd = RSca + RS2

6) Realice un LVK alrededor del lazo compuerta-fuente de Una vez hecho este último cálculo, el diseño estará completo.
modo que
10) Dado el caso en que RSca sea positiva pero mayor que
VGG RScd, el amplificador no podrá diseñarse con la ganancia
= + IDQRS
escogida ni el punto Q seleccionado por lo que se debe volver
VGSQ

Note que VGSQ debe ser de polaridad opuesta a VDD. Por lo al paso 1.
tanto, IDQRS debe ser de mayor magnitud que VGSQ.
Siguiendo los pasos anteriores se obtuvieron los valores de
las resistencias que permiten que cada una de las etapas tenga
7) Se despejan ahora R1 y R2 por medio del valor Rin
una ganancia de Av = −4, lo que resulta en una ganancia total
especificado por la guía
de AvT = 16. Estos valores de resistencias se organizaron en la
Rin TABLA III donde se pueden visualizar los valores
R1 = redondeados para efectos de precisión. Así, también es
1 − VGG
/VDD
importante recordar que no se tomaron en cuenta las
RinVDD resistencias R2 por la misma razón.
R2 = V
GG

B. Simulación en OrCAD PSpice

Note también que el valor de R2 es muy alto por lo que
puede obviarse para efectos de precisión en el análisis. Esto Para iniciar a simular, al igual que en el proceso analítico,
incurre también en que el valor de R1 sea igual a Rin. es importante conocer los componentes que se van a plasmar
en el diagrama esquemático. En esta práctica se usó el modelo
8) Si VGG tiene la polaridad opuesta a VDD no será posible de transistor JFET J2N3819 de la librería JFET, ya que
calcular los valores de R1 y R2 por lo que la mejor forma de permite editar sus propiedades intrínsecas a gusto del
proseguir es haciendo VGG = 0 de tal forma que R2 tienda a diseñador. No fue posible implementar el mismo modelo de la
infinito. Sin embargo, ahora el valor de RS debe modificarse práctica porque no se encontraba en las librerías propias del
pues este depende del análisis del lazo compuerta-fuente. software.

Por lo tanto, se obtiene una nueva Rs que corresponde a la Con el transistor escogido, se procede a plasmar el
resistencia que afectará al circuito en el análisis en CD. diagrama esquemático en OrCAD PSpice como se aprecia en
la Fig. 2.
V
Por último, mediante la herramienta SCOPE del software se
nota que el valor de la ganancia de voltaje resultante fue muy
cercano al valor deseado y calculado en el análisis teórico
RScd = − GSQ previo. La Fig. 3. Muestra la relación entre la señal de entrada
IDQ 𝑣𝑖 (señal roja) y la salida 𝑣𝑜 (señal verde).

El valor de RScd es RS1 + RS2 y el valor de RSca es RS1 . Una

vez hallada Rscd se debe volver al paso 5 y hallar una nueva RD. C. Desarrollo práctico
En este punto, los análisis previos deben ser una base sólida
RD = K1 − RScd que garanticen el correcto funcionamiento del circuito llevado
a la práctica, pues es muy probable que el diseño arroje los
9) Por medio de la ecuación de la ganancia de voltaje, se resultados buscados si la simulación fue exitosa.
halla la resistencia RSca en vez de RS.
TABLA III
RESISTENCIAS HALLADAS MEDIANTE ANÁLISIS TEÓRICO

RSca =
 � 𝐑𝐒𝟏 𝐑𝐒𝟐 𝐑𝟏 �
−RL ∥ RD 1
� �
Av − gm
� �
� �
 diseñador se rehúse a hacer más etapas para su diseño, lo más
recomendable es cambiar de dispositivo a uno que opere a
corrientes más altas y que a su vez lo defina un voltaje de
estrangulamiento VP bajo. Estas características junto con una
resistencia de carga RL alta podrán dar solución al
inconveniente del diseño de un amplificador monoetapa.

V. CONCLUSIONES
En todo diseño de cualquier amplificador se deben tener
muy en cuenta las características del datasheet ya que estas
Fig. 2. Diagrama esquemático del amplificador JFET dibujado en influirán de manera crucial en el desempeño del amplificador
OrCAD PSpice. operacional. Estos datos al proporcionar los mínimos y
TABLA IV máximos de un dispositivo, permiten al diseñador evitar
GANANCIAS DE VOLTAJE DE LOS DISTINTOS ANÁLISIS fluctuaciones o el mal funcionamiento de su diseño.
Tipo de Ganancia de
análisis voltaje Al obtener los parámetros de polarización se ha establecido
Análisis 16 el punto de operación "Q" con el cual se puede predecir el
teórico
Simulación 16.432 comportamiento del circuito ante las diferentes amplitudes de
Práctica 16.200 las señales de entrada/salida, caso que se evalúa luego en
OrCAD PSpice utilizando gráficas referenciadas en el dominio
Con respecto a los resultados obtenidos de los dos análisis del tiempo.
anteriores (analítico y simulación) y por medio de los
resultados prácticos, se generó la TABLA IV que agrupa todos Buscar que el estudiante desarrolle una metodología para el
los valores de ganancia de voltaje que arrojó el desarrollo del diseño de amplificadores JFET utilizando una sola fuente de
laboratorio. polarización puede no ser posible cuando no se lleva a cabo
una
Por último, se tomaron evidencias del trabajo realizado en el
laboratorio y del montaje del amplificador en protoboard; buena metodología en la elaboración de guías de laboratorio.
evidencias que se detallan en la sección de ANEXOS. Por lo tanto, es indispensable que la guía de laboratorio brinde
opciones de desarrollo dentro de las posibilidades de los
IV. RECOMENDACIONES recursos sugeridos.
El segundo laboratorio de Electrónica II brinda la
posibilidad de crear un diseño amplificador monoetapa. Por Algo importante al evaluar el desempeño del amplificador
medio del análisis teórico, este informe aclara que para el en la práctica es elegir una señal de entrada que contenga una
rango de ganancias que se piden, el valor de la resistencia de amplitud superior a 50 mV para que sea visible en los
carga a la que va dirigido el amplificador e incluso las osciloscopios. También se deben tener puntas apropiadas para
propiedades de los dos transistores sugeridos en la guía que el desempeño del circuito no se vea afectado por la
principal, no es posible llegar a los resultados con un interferencia externa que llega a través del medio ambiente
amplificador monoetapa, pues las variables exigidas no se (ruido blanco y ruido rosado).
apoyan en una estructura matemática ya definida. Por lo tanto,
este informe sugiere al diseñador realizar varias etapas de REFERENCIAS BIBLIOGRÁFICAS
ganancias bajas que multiplicadas soporten el rango de [1] C. J. Savant, Jr., “Diseño Electrónico,” pp. 187-190.
ganancias requeridas. En caso de que el
Fig. 3. Medición de la ganancia de voltaje por medio de la herramienta SCOPE de OrCAD PSpice.
 ANEXOS

Fig. 4. Montaje en protoboard del amplificador JFET en Fuente Común.

Fig. 5. Montaje en protoboard del amplificador JFET en Fuente Común y el osciloscopio marcando la señal de salida.
Fig. 6. Fuentes de corriente alterna y fuente de polarización del amplificador.