Departamento de Eléctrica y Electrónica
Carrera de Ingeniería en Electrónica e Instrumentación
DISEÑO VLSI
Práctica 3.3
PROGRAMACIÒN EN VHDL POR ESTILO FUNCIONAL –
SEGUNDA PARTE
Autor:
Oscar Iván Rodríguez Pulloquinga
Docente:
Ing. Amparo Meythaler
NRC: 7779
1) OBJETIVOS
implementar un Registro de Desplazamiento utilizando VHDL.
Implementar un Contador utilizando VHDL.
2) MARCO TEORICO
DESCRIPCIÓN DE UN BANCO DE PRUEBAS EN VHDL
Una de las partes más importantes en el diseño de cualquier sistema son las pruebas para
la verificación del funcionamiento de un sistema. Con las metodologías tradicionales la
verificación sólo era posible tras su implementación física, lo que se traducía en un alto
riesgo y coste adicional. Lo más sencillo es cambiar las entradas para ver cómo son las
salidas, en una herramienta de simulación, siempre que su diseño sea sencillo, en caso
contrario lo más cómodo sería crear un banco de pruebas. Un banco de pruebas es una
entidad sin puertos, cuya estructura contiene un componente que corresponde al circuito
que se desea simular y la alteración de las diferentes señales de entrada a dicho
componente, para poder abarcar un mayor número de casos de prueba. Es recomendable
realizar la descripción del banco de pruebas de un sistema a la vez que se describe su
diseño. Las siguientes líneas muestra la sintaxis de un banco de pruebas. En VHDL es
posible describir modelos para la simulación. Estos modelos no tienen demasiadas
restricciones, necesitando únicamente un intérprete de las instrucciones VHDL. En
cambio, en la síntesis se añaden una cantidad de restricciones como pueden ser aquellas
que tienen que ver con las del tiempo, ya que no es posible aplicar retardos a la hora de
diseñar un circuito Cada paquete puede tener diversas formas de crear los bancos de
prueba, algunos inclusive en lugar de realizar un banco de pruebas en texto presentan
asistentes gráficos que facilitan el trabajo del diseñador.
3) EQUIPOS Y MATERIALES
PC con un paquete para el trabajo con VHDL.
4) ACTIVIDADES
1) Trabajo Preparatorio:
a) Elabore el archivo en VHDL que modele el funcionamiento de un registro de
desplazamiento entrada serie y salida paralela de 3 bits, donde la información ingresa al
bit más significativo primero. El reloj en flanco de bajada y reset con trabajo en bajo.
Verifique el funcionamiento del paquete seleccionado.
1) Edición.
Ingrese a paquete.
Digite el ejercicio del trabajo preparatorio y cree el archivo fuente. Presente una
captura del ejercicio completo.
Compilación (Síntesis).
Compile el archivo fuente realizado.
Simulación.
Realice el archivo con los vectores de prueba.
Corra el ejercicio y revise el funcionamiento. Presente tres capturas del resultado
con varios datos.
archivo de vectores de prueba
comprobación archivo de vectores de prueba
b) Elabore el archivo en VHDL que modele el funcionamiento de un contador de 4 bits
UP/DOWN, según el estado de una señal de control. El reloj en flanco de subida y reset
con trabajo en alto.
Verifique el funcionamiento del paquete seleccionado.
2) Edición.
Ingrese a paquete.
Digite el ejercicio del trabajo preparatorio y cree el archivo fuente. Presente una
captura del ejercicio completo.
Compilación (Síntesis).
Compile el archivo fuente realizado.
Simulación.
Realice el archivo con los vectores de prueba.
Corra el ejercicio y revise el funcionamiento. Presente tres capturas del resultado
con varios datos.
archivo de vectores de prueba
comprobación archivo de vectores de prueba
5) CONCLUSIONES (mínimo 3)
Tuve errores en el momento de ingresar a la carpeta donde estaba ubicado el
programa lo cual no me permitía ingresar para realizar la simulación. Lo corregí
revisando los pasos de instalación del software
En la interfaz que nos permite observar las formas de onda resultantes se tuvo el
problema al momento de colocar las variables, mimas que se iban a graficar, el
problema radico en que se las coloco en desorden.
Presente errores en programa principal al no colocar en el final de (end
simulación) sin el punto y como al final la cual fue detectada por los errores en el
cmd.
6) RECOMENDACIONES (mínimo 2)
Dependiendo el tipo de Flip Flop elaboramos la tabla de transición y esta a su vez se somete a
las condiciones que tenga, los cuales pueden ayudar reduciendo sus ecuaciones.
7) BIBLIOGRAFIA/LINKOGRAFÍA
HETPRO. (2011). HETPRO. Obtenido de [Link]
