Universidad Católica Escuela Profesional de
de Santa María Ingeniería Mecatrónica
CIRCUITOS DIGITALES
M. Sc. Sergio Mestas Ramos
Arequipa – Perú
2020
COMBINACIONALES VS SECUENCIALES
• No tienen realimentación. • Si tienen realimentación.
• No tienen elementos de almacenamiento ó • Si tienen elementos de almacenamiento ó
memoria. memoria.
• Las salidas dependen únicamente de las • Las salidas dependen de las entradas, salidas
entradas. pasadas y estados intermedios.
• Las salidas no dependen del tiempo. • Mantiene su salida durante un tiempo
(memoria)..
CIRCUITO SECUENCIAL
CIRCUITO SECUENCIAL ASÍNCRONO. CIRCUITO SECUENCIAL SÍNCRONO.
Entradas Sistema Salidas
Salidas Entradas
combinacional Sistema
combinacional
Salidas que
actúan como
entradas
Elementos
memoria
Generador
Pulsos de
reloj
LATCH
• Dispositivo de almacenamiento temporal de
información (dos estados.)
• Similares a los flip-flops en cuanto
almacenan dos estados en base a la
realimentación.
• La diferencia es el método para cambiar de
estado.
• Almacenan información en forma asíncrona.
• Tipos:
• SR
• SR
• D
LATCH SR (SET – RESET)
• Elemento de memoria más sencillo.
• Biestable con un estado SET (puesta a 1) y
otro de RESET (puesta a 0).
• Se tiene dos tipos.
• Latch SR con entrada activa en nivel alto.
• Latch SR con entrada activa en nivel bajo.
LATCH SR (SET – RESET)
R Q
S Q
S R Q(t) Q(t+1)
S R Q(t+1) Q(t+1) 0 0 0 0
0 0 1 1 No cambia
0 0 Q(t) Q(t) No cambia 0 1 0 0
0 1 0 1 Reset Cuando RS la salida
0 1 1 0
1 0 1 0 Set sigue a la S
1 0 0 1
1 1 - - Indeseable 1 0 1 1
1 1 0 -
Indeseable
1 1 1 -
LATCH SR (SET – RESET)
Tabla de Transición
Q(t) Q(t+1) S R
0 0 0 X
0 1 1 0
1 0 0 1
1 1 X 0
R Q
S Q
LATCH SR (SET – RESET)
R Q
S Q
S R Q(t) Q(t+1)
0 0 0 -
S R Q(t+1) Q(t+1) Indeseable
0 0 1 -
0 0 - - Indeseable 0 1 0 1
Set Cuando RS la salida
0 1 1 0 0 1 1 1
Reset sigue a la R
1 0 0 1 1 0 0 0
1 1 Q(t) Q(t) No cambia 1 0 1 0
1 1 0 0
No cambia
1 1 1 1
LATCH SR (SET – RESET)
Tabla de Transición
Q(t) Q(t+1) S R
0 0 1 X
0 1 0 1
1 0 1 0
1 1 X 1
R Q
S Q
LATCH SR (SET – RESET) – 74LS279
LATCH SR CON HABILITACION
APLICACIONES DE LOS LATCJHS –
ELIMINIAR EL REBOTE
FLIP FLOP DISPARADO POR FLANCO
• Dispositivos síncronos de dos estados (multivibradores
astables). D q
• Síncrono : La salida cambia en un tiempo especifico del
“reloj” con un estado SET (puesta a 1) y otro de RESET
(puesta a 0). Clock q’
• Cambia de estado según el valor de sus entradas durante
el flanco de subida o el flanco de bajada de la señal de
reloj.
• Se tiene dos tipos. D q
• SR
• D
• T Clock q’
• JK
FLIP FLOP TIPO SR
FLIP FLOP TIPO D – ENTRADAS ASINCRONICAS
FLIP FLOP TIPO D – ENTRADAS ASINCRONICAS
PRE Q
D
Clock Q’
CLR
PRE’ CLR’ D Q Q*
0 1 X X 1 Constante
1 0 X X 0 inmediata
0 0 X X - Invalido
1 1 0 0 0
1 1 0 1 0 Normal
1 1 1 0 1
1 1 1 1 1
FLIP FLOP TIPO D – CIRCUITO INTEGRADO 74AHC74
FLIP FLOP TIPO T
PRE q
T
Clock q’
CLR
T Q(t) Q(t+1)
0 0 0
0 1 1 No cambia
1 0 1
1 1 0 Cambia (TOGGLE)
FLIP FLOP TIPO JK
FLIP FLOP TIPO JK – ENTRADAS ASINCRONAS
FLIP FLOP TIPO JK – CIRCUITO INTEGRADO 74HC112
EJERCICIOS CON FLIP FLOPS
El siguiente circuito recibe un tren simétrico de pulsos en la entrada de reloj del primer Flip-Flop.
Suponiendo que los FF están inicialmente en el estado Q1Q2Q3=000.
Construya el diagrama de tiempos y a partir del mismo constrúyase una tabla de secuencias en el
orden Q3Q2Q1.
