0% encontró este documento útil (0 votos)
36 vistas2 páginas

P1 DigI

Este documento presenta una práctica de laboratorio sobre las características de las familias lógicas TTL y CMOS. La práctica incluye la implementación de circuitos con compuertas de estas familias para medir parámetros como los niveles lógicos, función de transferencia y tiempos de retardo.

Cargado por

Tacue Richard
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd
0% encontró este documento útil (0 votos)
36 vistas2 páginas

P1 DigI

Este documento presenta una práctica de laboratorio sobre las características de las familias lógicas TTL y CMOS. La práctica incluye la implementación de circuitos con compuertas de estas familias para medir parámetros como los niveles lógicos, función de transferencia y tiempos de retardo.

Cargado por

Tacue Richard
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como PDF, TXT o lee en línea desde Scribd

UNIVERSIDAD TECNOLÓGICA DE PEREIRA

INGENIERÍA FÍSICA
LABORATORIO DE ELECTRÓNICA DIGITAL I

PRÁCTICA 1: CARACTERÍSTICAS DE LAS FAMILIAS LÓGICAS.

Objetivos: - Identificar, medir y analizar los parámetros de una compuerta lógica.


- Conocer las características y diferencias entre las familias TTL y CMOS.
- Obtener la función de transferencia de una compuerta lógica.

Trabajo previo
- Defina que es una compuerta lógica, un circuito integrado y su clasificación según nivel de
integración.
- Consulte sobre:
a) Descripción general de las familias TTL y CMOS.
b) Defina y grafique las siguientes características para cada familia: VCC, VILmax, VIHmin, VOLmax,
VOHmin, ICCL, ICCH, tPLH, tPHL, IOLmax, IILmax, IOHmax, IIHmax.
- En el manual del fabricante que corresponda, consulte los parámetros anteriores y distribución de
pines para una compuerta negadora TTL y su correspondiente versión CMOS. Verifique los niveles
de alimentación de cada una, función de transferencia, niveles lógicos y margen de ruido.
- Consultar sobre el significado de las letras (L, S, LS, H, A, AS, ALS) intercaladas entre los números
que identifican a los diferentes C.I.

Trabajo en el laboratorio
Con los componentes y equipo adecuado realice lo siguiente:

- Implementar el siguiente circuito con la compuerta negadora TTL y determinar VIL, VIH, VOL, VOH
Mostrar en el osciloscopio las señales de los niveles lógicos y la función de transferencia. Usar
para todos los circuitos una resistencia de carga de 2KΩ.

- Usando el mismo C.I de la familia TTL, montar el siguiente circuito con un número par de
compuertas negadoras conectadas en cascada, suficientes para alcanzar a comparar los tiempos
de retardo entre la entrada y la salida. Determinar con el osciloscopio el tiempo de retardo de todas
las compuertas en cascada y luego calcular el de una SOLA, asumiendo que todas tienen el mismo
tiempo de retardo. (Recomendación: Usar las 6 compuertas del C.I)
- Mida experimentalmente para la familia TTL el valor de ICC. Para ello hay 2 posibilidades:
a) Colocar el miliamperímetro DC como lo propone la gráfica.
b) O en su lugar, conectar una resistencia menor a 10Ω y medir el voltaje de la resistencia para,
por ley de Ohm, establecer la corriente (lo recomendado, si no hay miliamperímetros disponibles)

- Dado que para la situación anterior es conocido el voltaje de polarización, calcule la disipación de
potencia media de la compuerta (Recomendación: no confíe que el voltaje es 5V y mida el valor
exacto con un voltímetro.

- Repetir los todos pasos anteriores para la compuerta negadora CMOS.

Recomendación: El montaje de cada circuito debe ser lo más claro posible. Fuera de consideraciones
estéticas, el orden del circuito facilita su seguimiento, mantenimiento y posibles modificaciones.

También podría gustarte