Escuela de Educación Secundaria Técnica N°2

Aplicaciones Electrónicas Digital I

Normas para la aprobación de los Trabajos Prácticos

1) Los T.P. se realizarán en hojas de carpeta Nº 3, todas las hojas que se presenten deben tener el Apellido y
nombre del alumno y deben estar numeradas.
2) Concurrir a los horarios de la materia con las planillas de los Trabajos Prácticos y con los elementos de
trabajo.
3) Los Trabajos Prácticos solo se aprueban en forma consecutiva.
4) Los Trabajos Prácticos tendrán una fecha límite de entrega previa a la finalización del trimestre a
consideración del docente.
5) El horario de clase es solo para trabajar y consultar al docente, temas referentes de la materia.
6) Una vez aprobado el Trabajo Práctico, el docente retendrá la parte escrita hasta fin de año.
7) El alumno deberá redactar informes de conclusiones de los Trabajos Prácticos designados por docente en
computadora.
8) Las tareas de simulación y armado de circuitos se realizarán únicamente en horario de clase. Podrá el
alumno concurrir en otro horario de Instrumentos y Herramientas Digitales I y el docente en turno podrá
firmar la aprobación.
9) Para poder rendir examen del primer tema (Sistema Numérico), el alumno deberá concurrir con la guía de
preguntas y ejercicios resueltos en hojas Nº3.

Apellido y Nombres:

Curso:

1
 Escuela de Educación Secundaria Técnica N°2

Aplicaciones de Electrónica Digital I

Unidad I

Sistema Numérico

Introducción a la Electrónica Digital

El tratamiento de la información en electrónica se puede realizar de dos formas, mediante técnicas
analógicas o mediante técnicas digitales. El tratamiento analógico requiere un análisis detallado de las señales, ya
que éstas pueden pasar por infinidad de valores, mientras que, el concepto digital de las señales las limita a
niveles o valores (el cero y el uno lógico).
La electrónica digital analiza y estudia los criterios para procesar estos niveles de forma que permitan el
diseño de sistemas electrónicos que sustituyan o complementen a los analógicos.
Para la fabricación de estos sistemas se recurre a los dispositivos lógicos que existen en el mercado. Estos
dispositivos generalmente se encontrarán en forma de circuitos integrados y estarán diseñados basándose en la
filosofía de trabajo, o lo que es lo mismo, partiendo de una familia determinada.

Sistemas analógicos y digitales

El hombre desarrolla una gran cantidad de sistemas para interaccionar con el medio que lo rodea. Estos
sistemas generalmente perciben magnitudes físicas, tales como temperatura, humedad, posición, intensidad de
luz, tiempo, etc. y generan un cambio en ellas.
Muchos de estos sistemas emplean circuitos electrónicos porque resulta muy sencillo representar magnitudes
físicas mediante señales eléctricas y, además, estas señales eléctricas son fáciles de procesar mediante circuitos
electrónicos y fiables, se pueden transmitir a largas distancias y almacenarse para reproducirlas más tarde.
Los sistemas electrónicos se clasifican en analógicos y digitales.
1. Los primeros trabajan con señales analógicas, que son señales continuas.
2. Los sistemas digitales son aquellos que trabajan con señales digitales, que son señales discretas.
• Señales continuas son aquellas que pueden tomar un número infinito de valores y cambian interrumpidas
sin escalonamientos ni discontinuidades. La mayoría de magnitudes físicas de la naturaleza varían de forma
continua. Por ejemplo, la temperatura (ver figura1) no varía de 20ºC a 25ºC de forma instantánea, sino que
alcanza los infinitos valores que hay en ese rango.

Temperatura

26

25

24

23

22

21

20

1 2 3 4 5 6 7 8 10 12 1 2 3 4 5 6 7 8 10 12 Hora del día

Figura 1 Gráfica de una magnitud analógica

2
 Escuela de Educación Secundaria Técnica N°2

• Señales discretas son aquellas que no cambian de forma uniforme, presentan discontinuidades (varían
bruscamente de un instante a otro) y sólo pueden adquirir un número finito de valores.
En algunos casos interesa representar las magnitudes analógicas de forma digital. Si simplemente medimos
la temperatura cada hora, obtenemos muestras que representan la temperatura a lo largo de intervalos de tiempo
(cada hora). De esta forma, se ha convertido la magnitud continua en una magnitud discreta, que se puede
digitalizar, representando cada valor muestreado mediante un código digital. La figura 2 representa el resultado1 de
muestrear la evolución de la temperatura cada hora.
Temperatura

26

25

24

23

22

21

20

1 2 3 4 5 6 7 8 10 12 1 2 3 4 5 6 7 8 10 12 Hora del día

Figura 2 Gráfica de una magnitud discreta

La electrónica digital emplea sistemas binarios en los que sólo existen dos estados posibles, un nivel de
tensión alto HI llamado ‘1’ (a veces 5V) y un nivel de tensión bajo LO llamado ‘0’ (a veces 0V) (ver figura 3).
En los sistemas digitales la combinación de estos dos estados se denomina código y se utiliza para
representar números e información en general. Un dígito se denomina bit. La información binaria que manejan los
sistemas digitales aparece en forma de señales que representan secuencias de bits.
u(t)

HI

LO
Figura 3 Señal digital t

1
Hay que hacer notar que la señal obtenida tras muestrear es una señal discreta pero no digital.

Códigos de numeración.
La necesidad de establecer cantidades para poder ponderar magnitudes, contar y operar con ellas, hace que
se establezcan unos sistemas de numeración a través de unos códigos perfectamente estructurados que facilitarán
dichas tareas.

Sistema numérico decimal.

El sistema de numeración más utilizado en la actualidad es el sistema numérico decimal, que representa las
siguientes características:
• Tiene base 10.
• Usa 10 símbolos para representar los valores numéricos, que son los dígitos del 0 al 9.
• Se originó como consecuencia de tener 10 dedos.

3
 Escuela de Educación Secundaria Técnica N°2

• Es un sistema dependiente del orden, el valor numérico se obtiene sumando los productos de cada
dígito por la base (10) elevada a la posición que ocupa ese dígito.
El valor del numero decimal 7438 se calcula como: 7x103 + 4x102 + 3x101 + 8x100

Sistema numérico binario

Los sistemas lógicos binarios basan su funcionamiento en dos estados (‘0’ y ‘1’), por tanto será necesario
construir un código basado en dos dígitos que permita ponderar magnitudes y operar con ellas. Al código binario
más empleado se lo denomina binario natural y posee las siguientes características:
• Tiene base o raíz 2.
• Usa solamente dos dígitos 0 y 1.
• Se incluye con los números el subíndice ‘2’, para diferenciar las formas binarias de las decimales.
• A los dígitos binarios se les llama bits (del inglés binary digit).
• Al igual que los números decimales, el valor de una palabra binaria dependen de la posición de sus
bits, y es igual a la suma de los productos de cada dígito por dos elevado a la posición relativa del
bit.
Por ejemplo el valor decimal del número binario 11012 se calcula como:
11012 = 1x23 + 1x22 + 0x21 + 1x20 = 8 + 4 + 0 + 1 = 13
El bit más a la derecha (LSB) es el menos significativo, es decir, el de menor peso.
El bit más a la izquierda (MSB) es el más significativo, es decir, el de mayor peso.
Se puede establecer una regla para pasar siempre de cualquier código al decimal:

Se multiplicará cada coeficiente por la base elevada a la posición que ocupa y

posteriormente se sumará todo.

Pasaje de número decimal a binario

Existen dos maneras de realizar el pasaje:
• Método de las Divisiones Sucesivas:
El valor binario del número decimal 175 es 101011112 y se obtiene de la siguiente forma:

175 2

LSB 1 87 2
1 43 2
1 21 2
1 10 2
0 5 2
1 2 2
0 1 MSB

De igual forma existe una regla que permite para de un código en sistema decimal a cualquier otro sistema:

Se dividirán sucesivamente el código decimal por la base del nuevo sistema, hasta que el
cociente ya no sea divisible. Entonces se formará como digito mayor el último cociente y los
siguientes dígitos lo formarán los restos obtenidos hasta el primero.
4
 Escuela de Educación Secundaria Técnica N°2

• Método de los Pesos:

Este método consiste en descubrir cuáles de los valores de la potencia de 2 se suman para obtener el
número decimal que se desea convertir en un número binario.
Utilice el ejemplo siguiente para convertir el número decimal 168 en un número binario:
La potencia de 27 = 128 entra en 168, de modo que se coloca un 1 en la octava posición, luego
168 - 128 es igual a 40. La potencia que sigue es 26 = 64, que no entra en 40, de modo que el segundo
bit desde la izquierda es un 0. Después viene 25 = 32 que entra en 40, de modo que el tercer bit desde
la izquierda es un 1, luego 40 – 32 es igual a 8, la siguiente potencia es 24 = 16 que no entra en 8, de
modo que el cuarto bit desde la izquierda es un 0, finalmente 23 = 8 entra en 8, de modo que el quinto
bit desde la izquierda es un 1, por último 8 - 8 es igual a 0, así es que, los bits restantes hacia la derecha
son todos ceros.
Resultado: Decimal 168 = 101010002

Tamaño de los números binarios

A los números binarios se les llama palabras binarias, por ejemplo el número 1012 es una palabra binaria de
tres bits. A las palabras de 8 bits se les llama byte y a las de 4, nibbles. La mayoría de equipos digitales utiliza
tamaños de palabras múltiples de 8 bits.
Con un número binario de n bits se pueden representar 2n valores distintos. Para:
• n = 8, tenemos 28 = 256 valores.
• n = 16, tenemos 216 = 65536 valores.
• n = 32, tenemos 232 = 4294967296 valores.
En la tabla 1 se muestran las posibles combinaciones de una palabra de 3 bits.
Tabla 1

Decimal Binario

0 000

1 001

2 010

3 011

4 100

5 101

6 110

7 111

El mayor número decimal que podemos representar con n bits es 2n – 1 (restamos uno por empezar en
cero). En el ejemplo anterior, para n = 3 podemos representar 8 números decimales distintos (del 0 al 7). Para 8
bits el valor máximo sería 28 – 1 = 255 (111111112).

Código BCD (Binary Coded Digit)

Es un código binario que como su nombre indica está formado por la conversión de cada digito de un
número decimal a su forma binaria, por ejemplo 9450= (1001)(0100)(0101)(0000) BCD. Se puede apreciar que el
equivalente BCD del número 9450 difiere del equivalente binario (9450=100100111010102).

5
 Escuela de Educación Secundaria Técnica N°2

Para obtener el valor decimal de un número codificado en BCD, haremos agrupaciones de 4 bits empezando
por la derecha (bit menos significativo) y convertiremos cada grupo en la cifra decimal correspondiente, por
ejemplo: (11)(1000)(0111)(0110) BCD = 3876.
La principal ventaja de este código de numeración es la facilidad para convertir a/desde decimal. Sin
embargo presenta grandes inconvenientes, ya que requiere más dígitos que la forma binaria por lo que resulta
menos eficiente y no se emplea cuando hay que almacenar mucha información, y la aritmética es más complicada
que en binario.
En la tabla 2 se muestra los primeros 15 números codificados en BCD.

Tabla 2
Decimal Binario BCD
Decenas Unidades

0 0000 0 0000

1 0001 0 0001

2 0010 0 0010

3 0011 0 0011

4 0100 0 0100

5 0101 0 0101

6 0110 0 0110

7 0111 0 0111

8 1000 0 1000

9 1001 0 1001

10 1010 1 0000

11 1011 1 0001

12 1100 1 0010

13 1101 1 0011

14 1110 1 0100

15 1111 1 0101

Código Hexadecimal
Cualquier entero se puede usar como base de un sistema numérico. Entre los sistemas de numeración más
comunes, además de los códigos binarios mencionados, se encuentra el código hexadecimal. Los números
hexadecimales requieren de 16 símbolos, empleando 0,1,2,…….,9,A,B,C,D,E y F (tabla 3). Se utiliza este código
para representar de forma compacta los números binarios debido a que es muy sencillo convertir a binario a
hexadecimal y viceversa.
Para convertir un número hexadecimal en decimal empleamos la regla genérica expuesta con anterioridad,
es decir, multiplicamos cada cifra por potencias de 16.
Por ejemplo 123 h = 1x162 +2x161 + 3x1x160 = 1x256 + 2x16 +3x1 =291.

6
 Escuela de Educación Secundaria Técnica N°2

Para realizar la transformación inversa también se puede aplicar el método de las divisiones sucesivas por
16.
Tabla 3

Decimal Binario Hexadecimal

0 0000 0

1 0001 1

2 0010 2

3 0011 3

4 0100 4

5 0101 5

6 0110 6

7 0111 7

8 1000 8

9 1001 9

10 1010 A

11 1011 B

12 1100 C

13 1101 D

14 1110 E

15 1111 F

Ejemplo de conversión del número decimal 7046 a hexadecimal

Método de las divisiones sucesivas

7046 16
6 440 16
8 27 16
11 1

7046 = 1B86 h

Pasaje de binario a hexadecimal y viceversa

Para obtener el equivalente hexadecimal de un número expresado en forma binaria agruparemos los bits de
cuatro en cuatro comenzando por el bit de menor peso (más a la derecha) y codificaremos cada grupo. Por
ejemplo 110100012 = (1101)(0001)2 = D1h .

7
 Escuela de Educación Secundaria Técnica N°2

Dado que esta transformación es muy sencilla, para convertir un número decimal a hexadecimal lo
expresaremos primero en binario y a partir de este último en hexadecimal.
En el proceso inverso (hexadecimal a binario) sustituiremos cada digito hexadecimal por el código binario de
cuatro bits correspondientemente.

8
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 1: Sistema numérico

Completar la siguiente tabla

Binario Decimal Hexadecimal BCD

1100010

A67

639

010110000010

724

100101010000

111001011

EB2

Solo completa el docente

Aprobación de

Día
escrito

9
 Escuela de Educación Secundaria Técnica N°2

Aplicaciones de Electrónica Digital I

Unidad II

Compuertas

Estados lógicos y funciones lógicas

Los elementos que constituyen los circuitos digitales se caracterizan por admitir solo dos estados. Es el caso
por ejemplo de un conmutador que sólo puede estar ENCENDIDO o APAGADO, o una válvula hidráulica que sólo
puede estar ABIERTA o CERRADA.
Para representar estos dos estados se usan los símbolos ‘0’ ‘1’. Generalmente, el ‘1’ se asociará al estado de
conmutador CERRADO, ENCENDIDO, VERDADERO, y el ‘0’ se asocia al estado de conmutador ABIERTO, APAGADO
o FALSO.
En el circuito de la Figura 1 se representa el estado del conmutador con variables S y el de la lámpara con la
variable binaria L. En la tabla se observará la relación entre ambas.

S L ‘1’ cerrado
abierto 0 0 apagado ‘0’ abierto
cerrado 1 1 encendido

Figura1. Circuito binario

La función lógico es aquella que relaciona las entradas y salidas de un circuito lógico. Puede expresarse
mediante:
1. Tabla de verdad: En ella se representa a la izquierda todos los estados posibles de las entradas
(en el ejemplo, el estado de conmutador) y a la derecha los estados correspondientes a la salida (en
el ejemplo, la lámpara).
2. Función booleana: Es una expresión matemática que emplea los operadores boléanos (en el
ejemplo, L=S).

Puerta lógicas elementos

Una puerta lógica es un elemento que toma una o más señales binarias de entrada y produce una salida
binaria función de estas entradas. Cada puerta lógica se representa mediante un símbolo lógico. Hay tres tipos
elementales de puertas: AND, OR y NOT. A partir de ellas se pueden construir otras más complejas, como las
puertas: NAND, NOR y XOR.

Puerta AND
El funcionamiento de la puerta lógica AND es equivalente al de un circuito con dos conmutadores en serie
como el de la Figura 2. En dicho circuito es necesario que los dos conmutadores estén cerrados para que la
lámpara se encienda.
La relación entre las posiciones de los conmutadores y el estado de la lámpara se muestra en la tabla de
verdad.

10
 Escuela de Educación Secundaria Técnica N°2

Figura 2 Circuito equivalente a una puerta

AND de dos entradas.

La relación es la siguiente: la lámpara se enciende sólo si el conmutador A Y el conmutador B están a ‘1’, es

decir, L = A (AND) B. Esta relación se conoce como AND.
Las puertas AND pueden tener más de dos entradas. En la Figura 3 se representa una puerta AND de tres
entradas.

Figura 3 AND de tres entradas

La salida de una puerta AND es verdadera (‘1’) si, y sólo si, todas las entradas son verdaderas. Esta
operación corresponde a una multiplicación lógica binaria que para dos entradas sería: L= A ·B .

Puerta OR.
El funcionamiento de esta puerta es equivalente al de dos conmutadores en paralelo como en la Figura 4. En
esta configuración la lámpara se encenderá si cualquiera de los dos conmutadores se cierra.

Figura 4 Circuito equivalente a una puerta

OR de dos entradas.

En este caso la relación es la siguiente: la lámpara se encenderá si y sólo si, el conmutador A O (OR) el B
están cerrados. Esta función se describe en la tabla de verdad.
La salida de una puerta OR es verdadera (‘1’) si, y sólo si, al menos una de las entradas es verdadera. Esta
relación corresponde a una suma lógica binaria: L= A + B.

Puerta NOT.
La salida de una puerta NOT es siempre el complementario de la entrada, de tal manera que si la entrada es
‘0’ la salida es ‘1’ y viceversa. Se conoce también como INVERSOR y posee una única entrada.

La operación lógica se conoce como negación y se escribe: L = A (negado de A). El indicador de negación es
un círculo ( o ) que indica inversión o complementación cuando aparece en la entrada o en la salida de un
11
 Escuela de Educación Secundaria Técnica N°2

elemento lógico. El símbolo triangular sin el círculo representaría una función en la que el estado de la salida sería
idéntico al de la entrada, esta función recibe el nombre de buffer. Los buffers se usan para cambiar las
propiedades eléctricas de una señal sin afectar al estado lógico de la misma.
Puerta NAND.
Equivale a una puerta AND seguida de un INVERSOR. Su nombre viene de Not-AND .El símbolo lógico es una
puerta AND con un círculo en la salida. La tabla de verdad es igual alde la puerta AND con el estado de salida
negado. Una puerta NAND puede tener más de dos entradas.

Puerta NOR.
Equivale a una puerta OR seguida de un INVERSOR. Su nombre viene de Not-OR . El símbolo lógico es una
puerta OR con un círculo en la salida. La tabla de verdad es igual al de la puerta OR con el estado de salida
negado. También puede tener más de dos entradas.

Puerta OR exclusiva (XOR).

La salida de una puerta OR exclusiva es verdadera (‘1’) si, y sólo si, una y sólo una de sus dos entradas es
verdadera. Se asemeja a la OR (inclusiva), excepto que excluye el caso en que las dos entradas son verdaderas. La
figura muestra un circuito equivalente. En una puerta OR exclusiva la salida será ‘1’ cuando el número de entradas
que son ‘1’ sea impar.
El circuito equivalente de la Figura 5 se deriva de considerar el funcionamiento de al puerta XOR como
combinación de dos condiciones X e Y. X representa la condición de que cualquiera de las entradas: A o (OR) B
sea ‘1’, e Y la condición de que A y (AND) B no (NOT) sean ‘1’ (NAND).

Figura 5 Circuito equivalente a una

puerta XOR.

Figura 6 XOR de tres entradas.

12
 Escuela de Educación Secundaria Técnica N°2

Puerta NOR exclusiva.

Es la negación de la puerta OR exclusiva (puerta OR seguida de un INVERSOR).

Figura 7 Circuito equivalente a una NOR

exclusiva.

Tabla resumen de compuertas

Nombre Símbolo digital Operación Lógica Tabla de verdad Integrado CMOS

AND A ⋅B 4081
AND

OR A+B 4071

NOT A 4069

NAND A ⋅B 4011

NOR A+B 4001

EXOR A⊕B 4070-4030

13
 Escuela de Educación Secundaria Técnica N°2

Alumno:
Apellido y Nombres del alumno correspondiente
Curso: Año:
4º X

Trabajo Práctico Nº X: FUNCIONES LÓGICAS (Trabajo de ejemplo)

Dadas las siguientes funciones:

a) Realizar la tabla de verdad.
b) Graficar el circuito utilizando integrados 4069, 4071 y 4081.
c) Armar en protoboard

Aprobación de Aprobación de Solo completa el docente

Z1 = ( A ⋅ B ) + C
Día
1.
escrito

Día
protoboard

Resolución:

Punto a) Hay que realizar la tabla de verdad

A B C A.B (A.B)+C
0 0 0 0 0
0 0 1 0 1
0 1 0 0 0
0 1 1 0 1
1 0 0 0 0
1 0 1 0 1
1 1 0 1 1
1 1 1 1 1

Punto b) Se debe dibujar primero el circuito con los símbolos digitales

14
 Escuela de Educación Secundaria Técnica N°2

A B C

4069 4069 4069

1 2
A 3 4 B 5 6 C

14081
3A ⋅ B
2
1 4071
2 3
(A ⋅ B) + C

• Como podes observar en este ejercicio no se utiliza los valores negados de las variables por
lo tanto no es necesario utilizar el integrado 4069.
• Los números que figuran en las entradas como en la salida, son el número del pin de cada
integrado, les conviene marcarlos para facilitar el desarrollo del gráfico del circuito con
los integrados, como así también el armado en el protoboard.

Luego dibujamos el conexionado eléctrico con los integrados que representará tu guía para el
armado en el protoboard

• Los dibujos de los integrados

los encontrarás en las últimas
páginas de esta guía.

4081 4071

15
 Escuela de Educación Secundaria Técnica N°2

Punto c) Ahora deberás armar el circuito. Deberás pedir los elementos a tu docente y con cuidado y
guiándote del gráfico anterior, lo armas.
Cuando lo terminas, se lo mostrás al docente para que lo revise y si está todo bien se prueba.

El circuito en protoboard te debe quedar mas o menos así:

16
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 2: FUNCIONES LÓGICAS

Dadas las siguientes funciones:

a) Realizar la tabla de verdad.
b) Graficar el circuito utilizando integrados 4071 , 4081 y 4070.
c) Armar en protoboard

Solo completa el docente

Aprobación de Aprobación de

Z1 = A ⋅ (B + C )
Día
1.
escrito

Día
protoboard

Solo completa el docente

Z 2 = (A ⋅ B ) + (A ⋅ B )
Aprobación de Aprobación de

Día
2.
escrito

Día
protoboard

17
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 3: FUNCIONES LÓGICAS

Dados los siguientes circuitos:

a) Escribir la ecuación lógica que representa cada uno.
b) Realizar la tabla de verdad.
c) Armar en protoboard.

Solo completa el docente

Aprobación de Aprobación de
Día
1.
escrito

1
A 3
2 4069BD Día
protoboard

B 1 Z1
3 1 2
4081BD 2

C 4071BD

2. 4069BD
Solo completa el docente
Aprobación de Aprobación de

1 2 Día
A 1
escrito

3
4069BD 2
8 Z3
3 4 10
4071BD 9
B
5
4
4071BD
6 Día
protoboard

4071BD

18
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 4: FUNCIONES LÓGICAS

Dadas las siguientes funciones:

d) Realizar la tabla de verdad.
e) Graficar el circuito utilizando integrados 4071, 4081 y 4069.
f) Armar en protoboard.
g) Reducir la cantidad de compuertas utilizando otro tipos de integrados.

Solo completa el docente

Z1 = (A + B ) ⋅ A
Aprobación de Aprobación de

Día
1.
escrito

Día
protoboard

Solo completa el docente

Z 2 = (A ⋅ B ) + B
Aprobación de Aprobación de

Día
2.
escrito

Día
protoboard

19
 Escuela de Educación Secundaria Técnica N°2

Aplicaciones de Electrónica Digital I

Unidad III

Álgebra de Boole

Fue introducida por George Boole en 1854 en su trabajo “An Investigation of the Laws of
Thought”. En 1938, Shannon advirtió que era adecuada para la síntesis de circuitos mediante relés. Hoy
constituye el fundamento matemático del diseño lógico de autómatas.
Definición 1: Una operación binaria sobre un par ordenado de elementos de un conjunto, determina un
único elemento. Si este elemento pertenece también al conjunto, entonces se dice que la operación
binaria satisface la propiedad de clausura.
Definición 2: Un sistema algebraico integrado por un conjunto B de elementos {a, b,...} y dos
operaciones binarias “+” y “.” que satisface la propiedad de clausura, se dice que es un álgebra de Boole,
si se satisfacen los siguientes postulados:
P1) Las operaciones “+” y “.” son conmutativas:
a+b=b+a a.b=b.a ∀ a, b ∈ B
P2) Cada operación es distributiva respecto a la otra:
a . (b + c) = (a . b) + (a . c) a + (b . c) = (a + b) . (a + c) ∀ a, b, c ∈ B
P3) Existen 2 elementos identidad “0” y “1” respecto a “+” y “.” /
a+0=a a.1=a ∀ a ∈B
P4) ∀ a ∈ B ∃ a ∈ B /:
a +a = 1 a .a = 0
Este conjunto de postulados es uno de los tantos que podrían usarse para describir un álgebra de
Boole.
A partir de ellos es posible probar los siguientes teoremas:
a+a=a a.a=a Idempotencia
a+1=1 a.0=0 Elementos unidad y nulo
a =a Involución
a + (a . b) = a a . (a + b) = a Absorción
a + (b + c) = (a + b) + c a . (b . c) = (a . b) . c Leyes Asociativas

a ⋅b = a + b a + b = a⋅b Leyes de De Morgan

Se ve ahora que los circuitos lógicos y los de conmutación constituyen simplemente un álgebra de
Boole en que el conjunto B está integrado únicamente por dos elementos “0” y “1”. Para demostrarlo se
debe recurrir a las definiciones de las funciones “O”, “Y” y “NO” y verificar que se cumplen los
postulados del álgebra de Boole.
Podemos probar además los teoremas por exhaución, esto es construyendo la tabla de verdad para
cada función y verificando las igualdades.
Los dispositivos (en nuestro caso, electrónicos) que efectúan las funciones elementales lógicas, se
denominan puertas o compuertas.
20
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 5: SIMPLIFICACIÓN de FUNCIONES LÓGICAS por ÁLGEBRA de

BOOLE

Dadas las siguientes funciones:

a) Simplificar.
b) Graficar los circuitos correspondientes a las funciones simplificadas.
c) Realizar las tablas de verdad de las funciones simplificadas.
d) Simular y armar en protoboard los ejercicios marcados por el docente.
Solo completa el docente
Aprobación de Aprobación de Aprobación Aprobación Aprobación Día
1. Z 1 = a ⋅ (b ⋅ c ) de escrito

Día
de escrito

2. Z 2 = ( a + b) ⋅ (c + a )

Día
de escrito

3. Z 4 = a ⋅ b ⋅ c + a ⋅ b ⋅ c + a ⋅ b ⋅ c ⋅ d

Día
simulaci{on

Día
protoboard

21
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 6: DISEÑO de DISPOSITIVO

Manejo de dos motores:

Se desea controlar dos motores M1 y M2 por medio de los contactos de tres
interruptores A, B y C , de forma que se cumplan las siguientes condiciones.
• Si A no esta activo y los otros dos si, funciona M1.
• Si C no esta activo y los otros dos si, se activa M2.
• Si los tres interruptores están activos funcionan ambos motores.
• En las demás condiciones los dos motores deberán estar detenidos.

Reducir la expresión obtenida aplicando álgebra de Boole.

Solo completa el docente

Aprobación de Aprobación de Aprobación de

Día
escrito

Día
simulación

Día
protoboard

22
 Escuela de Educación Secundaria Técnica N°2

Aplicaciones de Electrónica Digital I

Unidad IV

Mapas de Karnaugh

Es un método gráfico de representación de la información que se encuentra en la tabla de verdad. Permite

simplificar una función booleana de manera sencilla. En un mapa de Karnaugh cada combinación posible de
entradas está representada por una caja dentro de una rejilla, y el valor correspondiente de la salida se escribe
dentro de la caja. Las cajas están escritas de forma que al cambiar de una a otra sólo varía una de las entradas. La
secuencia corresponde al código Gray.ia

Mapa de Karnaugh de dos entradas

C
B 0 1
A
0 0 0
0 1

1 0
1 2 3

Mapa de Karnaugh de tres entradas Mapa de Karnaugh de cuatro entradas

BC 00 01 11 10
A CD 00 01 11 10
AB
0
0 1 3 2 00
0 1 3 2
1
4 5 7 6 01
4 5 7 6
11
12 13 15 14
10
8 9 11 10

Simplificación del mapa de Karnaugh.

Se pueden agrupar dos términos adyacentes porque por características del mapa de Karnaugh sabemos que
sólo difieren en el estado de una entrada. Por tanto, cualquier par de elementos adyacentes que contenga un ‘1’ se
pueden representar mediante una expresión simplificada.
Los ‘1’ adyacentes se suelen marcar con una línea que los bordea.
Ejemplo 1.
Simplificación de una función a partir del mapa de Karnaugh. A partir del mapa de Karnaugh se puede
extraer la expresión algebraica de forma sencilla: F = ABC D + ABCD

Se aprecia fácilmente que la función F se puede simplificar: (

F = ABD C + C = ABD )

23
 Escuela de Educación Secundaria Técnica N°2

Al simplificar se pierde el efecto de la variable que está presente tanto en su forma negada ( C ) como en su
forma normal (C). Es decir, cuando A= ‘0’, B= ‘1’ y D= ‘1’, la salida será verdadera independientemente del valor
de la variable C (C= ‘1’ o C= ‘0’).
CD 00 01 11 10
AB
00
0 1 3 2
01 1 1
4 5 7 6
11
12 13 15 14
10
8 9 11 10

Combinación de pares adyacentes en el mapa de Karnaugh.

B ⋅C ⋅ D
A⋅ B ⋅ D
CD 00 01 11 10 CD 00 01 11 10
AB AB
00 1 1 00 1
0 1 3 2 0 1 3 2 A⋅ B ⋅ D
01
4 5 7 6 01 1 1
4 5 7 6
11 1 1 1 11
12 13 15 14 12 13 15 14
A⋅ B ⋅C
10 1 10 1 1 1
8 9 11 10 8 9 11 10

A⋅C ⋅ D A⋅ B ⋅C
La fila superior e inferior se consideran adyacentes, al igual que las columnas derecha e izquierda. Se puede
simplificar también agrupando cuatro términos adyacentes. Se pueden combinar cuatro ‘1’ siempre que
representen todas las combinaciones de dos variables.

Ejemplo 2.
Simplificación de una función a partir del mapa de Karnaugh.
CD 00 01 11 10
AB
00
0 1 3 2
01 1 1
4 5 7 6
11 1 1
12 13 15 14
10
8 9 11 10

Si se agrupan de dos en dos los ‘1’ se tiene: E = A⋅B⋅ D + A⋅B⋅ D

Que se puede simplificar aún más:
(
E = B⋅D⋅ A+ A = B⋅D )

24
 Escuela de Educación Secundaria Técnica N°2

Como la salida es verdadera si B y D son verdaderas sin importar el estado de A y de C, estas dos últimas
entradas se pueden eliminar de la expresión.

Combinación de cuatro elementos en el mapa de Karnaugh

A⋅ B B⋅D
CD 00 01 11 10 CD 00 01 11 10
AB AB
00 1 1 1 1 00 1 1 1
0 1 3 2 0 1 3 2
01 1 1 A⋅ D 01 1 C⋅D
4 5 7 6 4 5 7 6
11 1 1 11 1
12 13 15 14 12 13 15 14
10 10 1 1 1
8 9 11 10 8 9 11 10

La simplificación también se realizar agrupando ocho términos adyacentes. En general los grupos pueden
ser de 2m elementos, donde m = 1, 2, ....n (n = número de variables de entrada).

CD 00 01 11 10 CD 00 01 11 10
AB AB
00 B 00 1 1
0 1 3 2 0 1 3 2
01 1 1 1 1 01 1 1
4 5 7 6 4 5 7 6
11 1 1 1 1 11 1 1
12 13 15 14 12 13 15 14
10 10 1 1
8 9 10 8 9 10

D
Para realizar las agrupaciones se siguen las siguientes reglas:
1. Primero se construirán los grupos de celdas más grandes posibles.
2. Agregar grupos más pequeños, hasta que cada celda que contenga un ‘1’ se haya incluido al menos
una vez.
3. Eliminar los grupos redundantes, aún cuando se trate de grupos grandes.
Los mapas de Karnaugh también se pueden emplear para simplificar expresiones con más de cuatro
variables de entrada, pero el método se complica. Por lo general para muchas entradas se emplean técnicas de
ordenador automatizadas, como el método desarrollado por McCluskey.
Cuando se realizan grupos de casillas que tengan 1, la función que se obtiene se la conoce como
forma canónica de minitérminos.

Maxitérminos

También se puede agrupar ceros. Con esto podemos definir la función con la forma canónica de
maxitérminos.

25
 Escuela de Educación Secundaria Técnica N°2

Ejemplo 3
Simplificación de la función por maxitérminos.
CD 00 01 11 10
AB
00
0 1 3 2
01 1 1 1
4 5 7 6
11 1 1 1
12 13 15 14
10
8 9 11 10

Donde no hay 1 significa que hay 0. por lo tanto en el mapa de Karnaugh solo marcamos los ceros. Y se
agrupan.

CD 00 01 11 10
AB
00 0 0 0 0
0 1 3 2
01 0
4 5 7 6
11 0
12 13 15 14
10 0 0 0 0
8 9 11 10

Para la designación de cada grupo se utiliza la compuerta OR (+), y si la variable que lo define es 1 se pone
dicha variable negada y si es 0 es sin negar, por ejemplo:

C+D B
CD 00 01 11 10
AB
00 0 0 0 0
0 1 3 2
01 0 0
4 5 7 6
11 0 0
12 13 15 14
10 0 0 0 0
8 9 11 10

Por lo tanto la función definida con la forma canónica maxitéminos será: f = (C + D ) ⋅ B

Condiciones irrelevantes.
Cuando el estado de una variable de salida no está definido, es decir, puede ser ‘0’ o ‘1’, se representará con
una X y podremos elegir su valor para simplificar al máximo la función de salida.
26
 Escuela de Educación Secundaria Técnica N°2

Ejercicio de ejemplo
A partir de la tabla de verdad:

Valor Valor binario

decimal
A B C D F

0 0 0 0 0 0

1 0 0 0 1 0

2 0 0 1 0 0

3 0 0 1 1 0

4 0 1 0 0 1

5 0 1 0 1 1

6 0 1 1 0 1

7 0 1 1 1 0

8 1 0 0 0 0

9 1 0 0 1 0

10 1 0 1 0 0

11 1 0 1 1 1

12 1 1 0 0 0

13 1 1 0 1 1

14 1 1 1 0 0

15 1 1 1 1 1

Como en los resultados hay menos 1 que 0 utilizaremos la forma canónica de los minitérminos.
En la ecuación lógica se escriben únicamente los términos que tienen un valor de F=1
Entonces:
F = ABCD + ABCD + ABCD + ABCD + ABCD

A continuación dibujamos el cuadro de acuerdo a la cantidad de variables existentes.

27
 Escuela de Educación Secundaria Técnica N°2

CD 00 01 11 10
AB
Se coloca un 1, que es el valor de verdad de la ecuación
00 en la casillero correspondiente a cada término-
0 1 3 2
01 1 1 1
4 5 7 6
11 1 1
12 13 15 14
10 1
8 9 11 10

Ahora agruparemos los “1”, en bloques de 1,2,4,8 ó 16 cuadraditos en forma horizontal o vertical.
El objetivo es formar la menor cantidad de grupos posibles abarcando la mayor cantidad de “1”. Un mismo 1
puede pertenecer a varios grupos.

CD 00 01 11 10
AB
00
0 1 3 2
01 1 1 1
4 5 7 6
11 1 1
12 13 15 14
10 1
8 9 11 10

AB D ACD
BCD
Ahora se rescribe la ecuación, haciendo desaparecer la variable que en el grupo cambia de valor:

F = BCD + AB D + ACD
Ahora estamos en condiciones de diseñar circuitos que cumplan una función determinada.

28
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 7: Mapa de KARNAUGH

a) Para las funciones representadas agrupar los Minitérminos y escribir la expresión.

b) Para las funciones representadas agrupar los Maxitérminos y escribir la expresión.

1. AB CD 00 01 11 10 2. CD 00 01 11 10
AB
00 1 1 00
0 1 3 2 1 0 1 3 2
01 1 1 01
4 5 7 6 4 1 5 1 7 6
11 1 12 1 13 15 14 11 1 13 1 15
12 14
10 1 8 1 9 11 10 10 1 1 11
8 9 10

3. BC 00 01 11 10 4. BC 00 01 11 10
A A
0 1 1 0 1 1 1
0 1 3 2 0 1 3 2
1 1 4 5 7 6
1
4 1 5 7 6

Solo completa el docente

Día
Aprobación
de escrito

29
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 8: Mapa de KARNAUGH

a) Para las funciones representadas agrupar los Minitérminos y escribir la expresión.

b) Para las funciones representadas agrupar los Maxitérminos y escribir la expresión.

CD 00 01 11 10 CD 00 01 11 10
AB AB
1. 2.
00 00 1 1
1 0 1 1 1 3 1 2 0 1 3 2
01 01 1
4 5 7 6 4 5 7 6
11 X13 X15 11 X12 13 15
1 14
12 14
10 1 1 1 11 1 10 10 1 1 11 X10
8 9 8 9

BC 00 01 11 10 BC 00 01 11 10
A A
3. 4.
0 X 1 X 0 X 1 1
0 1 3 2 0 1 3 2
1
4 1 5 7 6
1 X 4 X 5 7 1 6

Solo completa el docente

Día
Aprobación
de escrito

30
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 9: KARNAUGH

c) Minimizar las siguientes funciones.
d) Graficar el circuito correspondiente.
e) Realizar la tabla de verdad.
f) Hallar la expresión de Maxitérminos.
g) Graficar el circuito correspondiente.
h) Realizar la tabla de verdad.
i) Simular el circuito más conveniente.
j) Armar en protoboard el circuito más conveniente.

1) F1 = ∑ m(0,1,2,3,4,7 ) 2) F2 = ∑ m(4,5,10,14,15) + ∑ r (0,1,6,7 )

Solo completa el docente Solo completa el docente
Aprobación de Aprobación de Aprobación de

Aprobación de Aprobación de Aprobación de

Dí
escrito

escrito

Dí
simulación

simulación

Dí
protoboard

protoboard

31
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 10: Diseño de circuitos lógicos

Limpiaparabrisas:
Se desea conocer el circuito de conmutación del motor de un limpiaparabrisas sabiendo
que éste funciona cuando la llave general del auto está en contacto y además se acciona el interruptor
limpiar. Pero si se desactiva este último, el motor del limpiaparabrisas sigue funcionando hasta que las
escobillas lleguen al costado derecho.

Las proposiciones asociadas a estas operaciones pueden ser:

El motor del limpiaparabrisas funciona Salida Z = 1

La llave del coche está en contacto Entrada A = 1

El botón de limpiar está activado Entrada B = 1

Las escobillas están en el costado izquierdo Entrada C = 1

Se le pide que:
a) Escriba la tabla de verdad.
b) Simplifique mediante diagramas de Karnaugh y propiedades del Álgebra de Boole, si
es posible.
c) Dibuje el circuito indicando el componente y el número de pata a utilizar.
d) Arme el circuito en el protoboard.

Solo completa el docente

Aprobación de Aprobación de Aprobación de

Día
escrito

Día
simulación

Día
protoboard

32
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 11: Diseño de circuitos lógicos

a) Detector de números primos

Diseñe un circuito que tome un número de 4 bits (A, B, C, D) y produzca una salida F que sea
verdadera si la entrada representa un número primo.
Solo completa el docente

Aprobación de Aprobación de Aprobación de

Día

escrito

Día
simulación

Día
protoboard

b) Maquina de escrutinio

En una empresa los cuatro directivos se distribuyen las acciones según A=45%, B= 30%, C= 15% y
D= 10%. Diseñe una máquina de escrutinio sabiendo que cada dueño tiene un porcentaje de voto igual a
su número de acciones y para aprobar una moción los votos afirmativos deben superar el 50%.
Solo completa el docente
Aprobación de Aprobación de Aprobación de

Día
escrito

Día
simulación

Día
protoboard

33
 Escuela de Educación Secundaria Técnica N°2

Aplicaciones de Electrónica Digital I

Unidad V

Codificadores y Decodificadores

Función de conversión de código.

Un código es un conjunto de bits ordenados de acuerdo a un modelo que se emplean para representar
información. Un convertidor de código cambia el formato de una información codificada a otro formato de código.
Función de codificación.
Se implementa mediante un circuito denominado codificador, que convierte la información, como por
ejemplo un número decimal, en algún tipo de código, como el código binario o BCD.
Codificador decimal –BCD.
Este tipo de codificador posee diez entradas, una para cada dígito decimal, y cuatro salidas que
corresponden al código BCD de la entrada activa. Este es un codificador básico de 10 líneas a 4 líneas.

El funcionamiento básico del circuito es el siguiente: cuando aparece un nivel alto ‘1’ en una de las líneas de
entrada correspondientes a los dígitos decimales, se generan los niveles apropiados en las cuatro líneas BCD de
salida. Por ejemplo, si la línea de entrada 9 está a nivel alto (suponiendo que todas las demás estén a nivel bajo),
esta condición producirá el código BCD 1001, es decir, A0 y A3 a nivel alto y A1 y A2 a nivel bajo.

Codificador con prioridad decimal – BCD.

Realiza la misma función codificadora y además puede emplearse para detectar prioridad. La función de
prioridad significa que cuando hay varias entradas decimales activas el codificador producirá la salida BCD

34
 Escuela de Educación Secundaria Técnica N°2

correspondiente al dígito decimal de entrada de más alto orden que se encuentre activo, e ignorará cualquier otra
entrada activa. Por ejemplo, si se encuentran activas las entradas 6 y 3, la salida BCD será 0110 (que representa al
número decimal 6).

Función de decodificación.
Se implementa mediante un circuito denominado decodificador que convierte la información codificada,
como puede ser un número binario, en otra información no codificada, como lo es un número decimal.

Decodificador binario- decimal.

Genera una salida para cada combinación de entradas. Para poder decodificar todas las posibles
combinaciones de las entradas son necesarias 2n salidas, siendo n el número de entradas. Por ejemplo un
decodificador de 2 bits, denominado comúnmente decodificador de 2 líneas a 4 líneas, tendrá 4 salidas.

Decodificador BCD-decimal.
Convierte código BCD en uno de los diez posibles dígitos decimales. Frecuentemente se le denomina
decodificador de 4 líneas a 10 líneas.

Decodificador BCD-7 segmentos.

Este tipo de decodificador acepta código BCD en sus entradas y proporciona salidas capaces de excitar un
display de 7 segmentos para indicar un dígito decimal. Por ejemplo para generar un 1, se excitan los segmentos b
y c.

35
 Escuela de Educación Secundaria Técnica N°2

Display de LEDs
Un tipo común de display de 7 segmentos es el de diodos emisores de luz (light-emitting diode, LED). Cada
segmento es un LED que emite luz cuando lo atraviesa una corriente eléctrica. Hay dos configuraciones posibles:
• Ánodo común. El segmento se encenderá cuando se le aplique un nivel bajo ‘0’.
• Cátodo común. El segmento se encenderá cuando se le aplique un nivel alto ‘1’.

Display de 7 segmentos.

36
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 12: DISPLAY de 7 SEGMENTOS

a) Desarrollar la tabla de verdad de cada segmento del display.

b) Hallar por Karnaugh la expresión en minitérminos y en maxitérminos de todos los segmentos.
c) Dibujar los circuitos lógicos más convenientes de todos los segmentos.
d) Simular el circuito del segmento:

Solo completa el docente

Firma del docente

e) Armar en protoboard el display elegido por el docente en el punto d).

Solo completa el docente

Aprobación de Aprobación de Aprobación de

Día
escrito

Día
simulación

Día
protoboard

37
11

Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 13: DISPLAY de 7 SEGMENTOS y DECODIFICADOR 4511

a) Dibujar el circuito del display con el decodificador 4511.

b) Armar el circuito en protoboard.

Solo completa el docente

Día
Aprobación de Aprobación de
escrito

Día
protoboard

38
 Escuela de Educación Secundaria Técnica N°2

Aplicaciones de Electrónica Digital I

Unidad VI

Sistemas combinacionales. Funciones lógicas básicas.

Las puertas básicas pueden combinarse para formar circuitos lógicos más complejos que realicen muchas
operaciones útiles. Algunas de las funciones lógicas combinacionales más comunes son: comparación, aritmética,
conversión de códigos, codificación, decodificación y selección de datos.

Comparador binario.
La comparación de magnitudes se realiza mediante un circuito lógico denominado comparador. Un número
en formato binario se introduce en la entrada A y otro en la entrada B. Las salidas M, I, m, indican la relación entre
los dos números, produciendo un nivel alto en la línea de salida correspondiente, es decir, M =’1’ si A>B, I =’1’ si
A=B y m =’1’ si A<B.

M=

I = =

m=

Comparador de números de dos bits

Para este caso se pueden comparar los dos dígitos a la vez generando una tabla de verdad de cuatro
variables correspondientes a los dígitos de los números binarios a comparar. Para el primer número A = A1 A0 y
para el segundo B = B1 B0. De la tabla surgen tres funciones M (mayor), I (igual) y m (menor) igual que para el
caso de números de un bit.
Para números de mas bits se puede usar otro método de análisis. Consiste en comparar los bits de mayor
peso y de acuerdo al resultado se sigue con el de menor peso sucesivamente.
39
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 14: Comparador Binario

Diseñar un circuito combinacional que compare dos números binarios de dos bits.
a) Para los números binarios genéricamente expresados: A = A1 A0 y B = B1 B0 hacer una
tabla de verdad y obtener tres funciones de salida que detecten cuando A > B , A = B ó A < B

A1 A0 B1 B0 M I m
---- ----- ---- ---- ---- ---- ----
---- ----- ----- ---- ---- ---- ----

M =’1’ si A>B, I =’1’ si A=B y m =’1’ si A<B.

b) Obtener una expresión mínima de las funciones minimizando y maximizando con el diagrama de
Karnaugh. Dibujar los circuitos mas convenientes.

c) Simular en el Workbench un circuito que

incluya las tres funciones de salida “ M, I y n” con las
cuatro entradas “ A1, A0, B1, B0”.

d) Armar en el protoboard y verificar el

funcionamiento.

Solo completa el docente

Día
Aprobación de Aprobación de Aprobación de
escrito

Día
simulación

Día
protoboard

40
 Escuela de Educación Secundaria Técnica N°2

Aplicaciones de Electrónica Digital I

Unidad VII

MULTIPLEXORES y DEMULTIPLEXORES
Multiplexor
Un multiplexor es un circuito que transmite los datos digitales procedentes de varias líneas de entrada a
una única línea de salida según una secuencia específica. Funcionalmente, se puede representar mediante una
operación de conmutación electrónica, que secuencialmente conecta cada una de las líneas de entrada a la línea
de salida.
Son sistemas digitales de varias entradas y una salida, en los que la salida es igual a una de las entradas
dependiendo de la combinación de las líneas de control. Para un multiplexor de n líneas de control Ci, el número de
entradas será 2n.

En definitiva, los datos que llegan simultáneamente, en paralelo a las k = 2n líneas del multiplexor salen en
serie por un solo cable realizándose una conversión paralelo a serie.

Demultiplexor

Un demultiplexor es un circuito que transmite los datos digitales procedentes de una línea de entrada a
varias líneas de salida según una determinada secuencia. Esencialmente, es un multiplexor invertido.

De esta manera, luego de que se sucedan todas las combinaciones de las líneas de control, tendremos en las
salidas, en paralelo, los datos que secuencialmente venían en forma seriada, o sea, se realiza una conversión serie
a paralelo.

Estos dos tipos de circuitos dedicados a la selección de datos: el multiplexor y el demultiplexor, se emplean
cuando se tiene que transmitir datos de distintas fuentes a través de una línea hasta una localización distante, y
deben redistribuirse en destino.

41
 Escuela de Educación Secundaria Técnica N°2

Implementación de una función con un multiplexor

Para lograr esto se deben elegir las variables de la función que se usarán como selección y determinar que
valor constante o variable debe recibir cada entrada de datos para que la función que resulta a la salida del
multiplexor sea equivalente a la que se quiere generar.

Se usará un ejemplo para explicar el método.

Si se tiene una función de tres variables dispuesta en el diagrama de Karnaugh como la siguiente:

En lugar de realizar una simplificación mínima, tomamos a cada “uno” de

la función y lo implementamos con las compuertas necesarias:

Pero si tenemos un integrado que en su interior ya tiene dispuestas todas las compuertas necesarias para
todos los minitérminos del diagrama de Karnaugh y en un espacio reducido resulta muy conveniente su uso.
Además, tiene una entrada adicional, que habilita, o no, el grupo de compuertas que requiere la función que se
desea realizar.
42
 Escuela de Educación Secundaria Técnica N°2

Multiplexor de dos canales de selección para funciones de 3 variables

Otra forma de seleccionar los minitérminos de la función sería tomar dos variables de selección y acceder a
grupos de dos minitérminos y entonces comparar los valores de la salida Z con respecto al valor de la tercera
variable.
Seguimos con el mismo ejemplo, si tomamos como variables de selección A y B, analizamos la tabla de
verdad de la función.

Los dos primeros renglones indican que para A = 0 y B = 0 el valor

de Z es “1”, independientemente del valor que tome la variable C, lo mismo
sucede para los siguientes dos renglones, Z = 0. Pero para A = 1 y B = 0, el
valor de Z es igual que el valor que toma la variable C y para A = 1; B = 1, el
valor de Z es el valor de la variable C negada.

Se puede utilizar el diagrama de Karnaugh para tomar los grupos de a dos celdas, ya
que en este caso tenemos dos variables como control y la tercera queda dependiente de los
valores de la salida.

43
 Escuela de Educación Secundaria Técnica N°2

Así, se obtienen los valores que deben tener los datos de entrada para que resulte la función requerida.

Multiplexor de dos variables de control: A y B

Multiplexor de dos canales de selección para funciones de 4 variables

Para una función de cuatro variables, se puede seleccionar con dos de ellas, y el valor de la salida
dependerá de las otras dos variables, creando cuatro subdiagramas en el mapa de Karnaugh. Por ejemplo, si las
entradas de selección son C y D, el valor de Z depende de los valores de A y B.
Se puede observar esto en el siguiente diagrama:

Así se arma el
integrado multiplexor
con el circuito
combinacional adicional.

Con dos variables de selección dividimos al diagrama de Karnaugh en distintos sectores en los que se
analizará el valor de las funciones en cada sector.
Se tratará de buscar las variables de control mas convenientes de manera de no tener necesidad de
agregar un circuito combinacional, o de ser necesario, el mínimo posible.

44
 Escuela de Educación Secundaria Técnica N°2

Alumno:

Curso: Año:

Trabajo Práctico Nº 15: Multiplexores

Utilizando las funciones de cada segmento del display de la práctica N°2 realizar:
a) Implementar la función con multiplexores de 4 canales de control para los segmentos “a” y “b”.
b) Utilizar multiplexores de 3 canales de control para los segmentos restantes, eligiendo las variables
de control mas convenientes de manera que utilice un circuito combinacional mínimo.
c) Utilizar multiplexores de 2 canales de control para los segmentos “c, d, e, f y g”.
d) Simular en el Workbench el segmento elegido por el docente utilizando el circuito combinacional
que se obtiene por la minimización de Karnaugh y el circuito obtenido con el multiplexor de tres
canales de control, verificando que ambos leds se prenden en el mismo tiempo. Utilizar el
integrado 4512 de la biblioteca del programa.

segmento Firma docente

e) Armar en el protoboard el segmento designado con el integrado

4512 cuya distribución de pines se da a continuación:

Solo completa el docente

Día
Aprobación de Aprobación de Aprobación de
escrito

Día
simulación

Día
protoboard

45
 CD4081BM/CD4081BC Quad 2-Input AND Buffered B Series Gate
CD4071BM/CD4071BC Quad 2-Input OR Buffered B Series Gate
February 1988

CD4071BM/CD4071BC
Quad 2-Input OR Buffered B Series Gate
CD4081BM/CD4081BC
Quad 2-Input AND Buffered B Series Gate
General Description Features
These quad gates are monolithic complementary MOS Y Low power TTL Fan out of 2 driving 74L
(CMOS) integrated circuits constructed with N- and P-chan- compatibility or 1 driving 74LS
nel enhancement mode transistors. They have equal source Y 5V – 10V – 15V parametric ratings
and sink current capabilities and conform to standard B se- Y Symmetrical output characteristics
ries output drive. The devices also have buffered outputs Y Maximum input leakage 1 mA at 15V over full tempera-
which improve transfer characteristics by providing very ture range
high gain.
All inputs protected against static discharge with diodes to
VDD and VSS.

Connection Diagrams
CD4071B Dual-In-Line Package

TL/F/5977 – 3
Top View

CD4081B Dual-In-Line Package

TL/F/5977 – 6
Top View

Order Number CD4071B or CD4081B

C1995 National Semiconductor Corporation TL/F/5977 RRD-B30M105/Printed in U. S. A.

 Absolute Maximum Ratings (Notes 1 & 2)
If Military/Aerospace specified devices are required, Lead Temperature (TL)
please contact the National Semiconductor Sales (Soldering, 10 seconds) 260§ C
Office/Distributors for availability and specifications.
Voltage at Any Pin b 0.5V to VDD a 0.5V Operating Conditions
Power Dissipation (PD) Operating Range (VDD) 3 VDC to 15 VDC
Dual-In-Line 700 mW Operating Temperature Range (TA)
Small Outline 500 mW CD4071BM, CD4081BM b 55§ C to a 125§ C
VDD Range b 0.5 VDC to a 18 VDC CD4071BC, CD4081BC b 40§ C to a 85§ C
Storage Temperature (TS) b 65§ C to a 150§ C

DC Electrical Characteristics CD4071BM/CD4081BM (Note 2)

b 55§ C a 25§ C a 125§ C
Symbol Parameter Conditions Units
Min Max Min Typ Max Min Max
IDD Quiescent Device VDD e 5V 0.25 0.004 0.25 7.5 mA
Current VDD e 10V 0.50 0.005 0.50 15 mA
VDD e 15V 1.0 0.006 1.0 30 mA

(
VOL Low Level VDD e 5V 0.05 0 0.05 0.05 V
Output Voltage VDD e 10V lIOl k 1 mA 0.05 0 0.05 0.05 V
VDD e 15V 0.05 0 0.05 0.05 V

(
VOH High Level VDD e 5V 4.95 4.95 5 4.95 V
Output Voltage VDD e 10V lIOl k 1 mA 9.95 9.95 10 9.95 V
VDD e 15V 14.95 14.95 15 14.95 V
VIL Low Level VDD e 5V, VO e 0.5V 1.5 2 1.5 1.5 V
Input Voltage VDD e 10V, VO e 1.0V 3.0 4 3.0 3.0 V
VDD e 15V, VO e 1.5V 4.0 6 4.0 4.0 V
VIH High Level VDD e 5V, VO e 4.5V 3.5 3.5 3 3.5 V
Input Voltage VDD e 10V, VO e 9.0V 7.0 7.0 6 7.0 V
VDD e 15V, VO e 13.5V 11.0 11.0 9 11.0 V
IOL Low Level Output VDD e 5V, VO e 0.4V 0.64 0.51 0.88 0.36 mA
Current VDD e 10V, VO e 0.5V 1.6 1.3 2.25 0.9 mA
(Note 3) VDD e 15V, VO e 1.5V 4.2 3.4 8.8 2.4 mA
IOH High Level Output VDD e 5V, VO e 4.6V b 0.64 b 0.51 b 0.88 b 0.36 mA
Current VDD e 10V, VO e 9.5V b 1.6 b 1.3 b 2.25 b 0.9 mA
(Note 3) VDD e 15V, VO e 13.5V b 4.2 b 3.4 b 8.8 b 2.4 mA
IIN Input Current VDD e 15V, VIN e 0V b 0.10 b 10 b 5 b 0.10 b 1.0 mA
VDD e 15V, VIN e 15V 0.10 10b5 0.10 1.0 mA
Note 1: ‘‘Absolute Maximum Ratings’’ are those values beyond which the safety of the device cannot be guaranteed. Except for ‘‘Operating Temperature Range’’
they are not meant to imply that the devices should be operated at these limits. The table of ‘‘Electrical Characteristics’’ provides conditions for actual device
operation.
Note 2: All voltages measured with respect to VSS unless otherwise specified.
Note 3: IOH and IOL are tested one output at a time.

2
 CD4069UBM/CD4069UBC Inverter Circuits
February 1988

CD4069UBM/CD4069UBC Inverter Circuits

General Description
The CD4069UB consists of six inverter circuits and is manu- All inputs are protected from damage due to static dis-
factured using complementary MOS (CMOS) to achieve charge by diode clamps to VDD and VSS.
wide power supply operating range, low power consump-
tion, high noise immunity, and symmetric controlled rise and Features
fall times. Y Wide supply voltage range 3.0V to 15V
This device is intended for all general purpose inverter appli- Y High noise immunity 0.45 VDD typ.
cations where the special characteristics of the MM74C901, Y Low power TTL Fan out of 2 driving 74L
MM74C903, MM74C907, and CD4049A Hex Inverter/Buff- compatibility or 1 driving 74LS
ers are not required. In those applications requiring larger Y Equivalent to MM54C04/MM74C04
noise immunity the MM74C14 or MM74C914 Hex Schmitt
Trigger is suggested.

Schematic and Connection Diagram

Dual-In-Line Package

TL/F/5975 – 1
TL/F/5975 – 2
Order Number CD4069UB

AC Test Circuits and Switching Time Waveforms

TL/F/5975 – 3
TL/F/5975 – 4

C1995 National Semiconductor Corporation TL/F/5975 RRD-B30M105/Printed in U. S. A.

 Absolute Maximum Ratings (Notes 1 & 2) Recommended Operating
If Military/Aerospace specified devices are required, Conditions (Note 2)
please contact the National Semiconductor Sales
DC Supply Voltage (VDD) 3V to 15VDC
Office/Distributors for availability and specifications.
Input Voltage (VIN) 0V to VDD VDC
DC Supply Voltage (VDD) b 0.5V to a 18 VDC
Operating Temperature Range (TA)
Input Voltage (VIN) b 0.5V to VDD a 0.5 VDC
CD4069UBM b 55§ C to a 125§ C
Storage Temperature Range (TS) b 65§ C to a 150§ C CD4069UBC b 40§ C to a 85§ C
Power Dissipation (PD)
Dual-In-Line 700 mW
Small Outline 500 mW
Lead Temperature (TL)
(Soldering, 10 seconds) 260§ C

DC Electrical Characteristics CD4069UBM (Note 2)

b 55§ C a 25§ C a 125§ C
Symbol Parameter Conditions Units
Min Max Min Typ Max Min Max
IDD Quiescent Device Current VDD e 5V, 0.25 0.25 7.5 mA
VIN e VDD or VSS
VDD e 10V, 0.5 0.5 15 mA
VIN e VDD or VSS
VDD e 15V, 1.0 1.0 30 mA
VIN e VDD or VSS
VOL Low Level Output Voltage lIOl k 1 mA
VDD e 5V 0.05 0 0.05 0.05 V
VDD e 10V 0.05 0 0.05 0.05 V
VDD e 15V 0.05 0 0.05 0.05 V
VOH High Level Output Voltage lIOl k 1 mA
VDD e 5V 4.95 4.95 5 4.95 V
VDD e 10V 9.95 9.95 10 9.95 V
VDD e 15V 14.95 14.95 15 14.95 V
VIL Low Level Input Voltage lIOl k 1 mA
VDD e 5V, VO e 4.5V 1.0 1.0 1.0 V
VDD e 10V, VO e 9V 2.0 2.0 2.0 V
VDD e 15V, VO e 13.5V 3.0 3.0 3.0 V
VIH High Level Input Voltage lIOl k 1 mA
VDD e 5V, VO e 0.5V 4.0 4.0 4.0 V
VDD e 10V, VO e 1V 8.0 8.0 8.0 V
VDD e 15V, VO e 1.5V 12.0 12.0 12.0 V
IOL Low Level Output Current VDD e 5V, VO e 0.4V 0.64 0.51 0.88 0.36 mA
(Note 3) VDD e 10V, VO e 0.5V 1.6 1.3 2.25 0.9 mA
VDD e 15V, VO e 1.5V 4.2 3.4 8.8 2.4 mA
IOH High Level Output Current VDD e 5V, VO e 4.6V b 0.64 b 0.51 b 0.88 b 0.36 mA
(Note 3) VDD e 10V, VO e 9.5V b 1.6 b 1.3 b 2.25 b 0.9 mA
VDD e 15V, VO e 13.5V b4.2 b 3.4 b 8.8 b 2.4 mA
IIN Input Current VDD e 15V, VIN e 0V b 0.10 b 10 b 5 b 0.10 b 1.0 mA
VDD e 15V, VIN e 15V 0.10 10b5 0.10 1.0 mA
Note 1: ‘‘Absolute Maximum Ratings’’ are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the devices
should be operated at these limits. The table of ‘‘Recommended Operating Conditions’’ and ‘‘Electrical Characteristics’’ provides conditions for actual device
operation.
Note 2: VSS e 0V unless otherwise specified.
Note 3: IOH and IOL are tested one output at a time.

2
 CD4011BM/CD4011BC Quad 2-Input NAND Buffered B Series Gate
CD4001BM/CD4001BC Quad 2-Input NOR Buffered B Series Gate
March 1988

CD4001BM/CD4001BC Quad 2-Input

NOR Buffered B Series Gate
CD4011BM/CD4011BC Quad 2-Input
NAND Buffered B Series Gate
General Description Features
These quad gates are monolithic complementary MOS Y Low power TTL Fan out of 2 driving 74L
(CMOS) integrated circuits constructed with N- and P-chan- compatibility or 1 driving 74LS
nel enhancement mode transistors. They have equal source Y 5V – 10V – 15V parametric ratings
and sink current capabilities and conform to standard B se- Y Symmetrical output characteristics
ries output drive. The devices also have buffered outputs Y Maximum input leakage 1 mA at 15V over full tempera-
which improve transfer characteristics by providing very ture range
high gain.
All inputs are protected against static discharge with diodes
to VDD and VSS.

Schematic Diagrams
CD4001BC/BM

(/4 of device shown

JeAaB
Logical ‘‘1’’ e High
Logical ‘‘0’’ e Low

TL/F/5939 – 2
*All inputs protected by standard
CMOS protection circuit.

TL/F/5939 – 1

CD4011BC/BM

(/4 of device shown

JeA#B
Logical ‘‘1’’ e High
Logical ‘‘0’’ e Low

TL/F/5939 – 6
*All inputs protected by standard
CMOS protection circuit.

TL/F/5939 – 5

C1995 National Semiconductor Corporation TL/F/5939 RRD-B30M105/Printed in U. S. A.

 Absolute Maximum Ratings (Notes 1 and 2) Operating Conditions
If Military/Aerospace specified devices are required, Operating Range (VDD) 3 VDC to 15 VDC
please contact the National Semiconductor Sales Operating Temperature Range
Office/Distributors for availability and specifications. CD4001BM, CD4011BM b 55§ C to a 125§ C
Voltage at any Pin b 0.5V to VDD a 0.5V CD4001BC, CD4011BC b 40§ C to a 85§ C
Power Dissipation (PD)
Dual-In-Line 700 mW
Small Outline 500 mW
VDD Range b 0.5 VDC to a 18 VDC
Storage Temperature (TS) b 65§ C to a 150§ C
Lead Temperature (TL)
(Soldering, 10 seconds) 260§ C

DC Electrical Characteristics CD4001BM, CD4011BM (Note 2)

b 55§ C a 25§ C a 125§ C
Symbol Parameter Conditions Units
Min Max Min Typ Max Min Max
IDD Quiescent Device VDD e 5V, VIN e VDD or VSS 0.25 0.004 0.25 7.5 mA
Current VDD e 10V, VIN e VDD or VSS 0.50 0.005 0.50 15 mA
VDD e 15V, VIN e VDD or VSS 1.0 0.006 1.0 30 mA
VOL Low Level VDD e 5V 0.05 0 0.05 0.05 V
Output Voltage VDD e 10V
VDD e 15V ( lIOl k 1 mA 0.05
0.05
0
0
0.05
0.05
0.05
0.05
V
V
VOH High Level VDD e 5V 4.95 4.95 5 4.95 V
Output Voltage VDD e 10V
VDD e 15V ( lIOl k 1 mA 9.95
14.95
9.95
14.95
10
15
9.95
14.95
V
V
VIL Low Level VDD e 5V, VO e 4.5V 1.5 2 1.5 1.5 V
Input Voltage VDD e 10V, VO e 9.0V 3.0 4 3.0 3.0 V
VDD e 15V, VO e 13.5V 4.0 6 4.0 4.0 V
VIH High Level VDD e 5V, VO e 0.5V 3.5 3.5 3 3.5 V
Input Voltage VDD e 10V, VO e 1.0V 7.0 7.0 6 7.0 V
VDD e 15V, VO e 1.5V 11.0 11.0 9 11.0 V
IOL Low Level Output VDD e 5V, VO e 0.4V 0.64 0.51 0.88 0.36 mA
Current VDD e 10V, VO e 0.5V 1.6 1.3 2.25 0.9 mA
(Note 3) VDD e 15V, VO e 1.5V 4.2 3.4 8.8 2.4 mA
IOH High Level Output VDD e 5V, VO e 4.6V b 0.64 b 0.51 b 0.88 b 0.36 mA
Current VDD e 10V, VO e 9.5V b 1.6 b 1.3 b 2.25 b 0.9 mA
(Note 3) VDD e 15V, VO e 13.5V b 4.2 b 3.4 b 8.8 b 2.4 mA
IIN Input Current VDD e 15V, VIN e 0V b 0.10 b 10 b 5 b 0.10 b 1.0 mA
VDD e 15V, VIN e 15V 0.10 10b5 0.10 1.0 mA

Connection Diagrams
CD4001BC/CD4001BM CD4011BC/CD4011BM
Dual-In-Line Package Dual-In-Line Package

TL/F/5939 – 4
Top View
TL/F/5939–3 Order Number CD4001B or CD4011B
Top View

2
 CD4070BM/CD4070BC/CD4077BM/CD4077BC
March 1992

CD4070BM/CD4070BC
Quad 2-Input EXCLUSIVE-OR Gate
CD4077BM/CD4077BC
Quad 2-Input EXCLUSIVE-NOR Gate
General Description Features
Employing complementary MOS (CMOS) transistors to Y Wide supply voltage range 3.0V to 15V
achieve wide power supply operating range, low power con- Y High noise immunity 0.45 VDD typ.
sumption, and high noise margin, the CD4070BM/BC and Y Low power TTL Fan out of 2 driving 74L
CD4077BM/BC provide basic functions used in the imple- compatibility or 1 driving 74LS
mentation of digital integrated circuit systems. The N- and Y CD4070BÐPin compatible to CD4030A
P-channel enhancement mode transistors provide a sym- ÐEquivalent to MM54C86/MM74C86
metrical circuit with output swing essentially equal to the and MC14070B
supply voltage. No DC power other than that caused by Y CD4077BÐEquivalent to MC14077B
leakage current is consumed during static condition. All in-
puts are protected from damage due to static discharge by
diode clamps to VDD and VSS.

Connection Diagram
CD4070BM/CD4070BC CD4077BM/CD4077BC
Dual-In-Line Package Dual-In-Line Package

TL/F/5976 – 1 TL/F/5976 – 5
Top View Top View

Typical Performance Truth Tables

Characteristics
Propagation Delay Time
vs Load Capacitance CD4070BM/CD4070BC CD4077BM/CD4077BC

Inputs Outputs Inputs Outputs

A B Y A B Y
L L L L L H
L H H L H L
H L H H L L
H H L H H H

TL/F/5976 – 2

C1995 National Semiconductor Corporation TL/F/5976 RRD-B30M105/Printed in U. S. A.

 Absolute Maximum Ratings (Notes 1 and 2) Recommended Operating
If Military/Aerospace specified devices are required, Conditions (Note 2)
please contact the National Semiconductor Sales
DC Supply Voltage (VDD) 3V to 15 VDC
Office/Distributors for availability and specifications.
Input Voltage (VIN) 0 to VDD VDC
DC Supply Voltage (VDD) b 0.5 to a 18 VDC
Operating Temperature Range (TA)
Input Voltage (VIN) b 0.5 to VDD a 0.5 VDC
CD4070BC/CD4077BC b 40§ C to a 85§ C
Storage Temperature Range (TS) b 65§ C to a 150§ C CD4070BM/CD4077BM b 55§ C to a 125§ C
Power Dissipation (PD)
Dual-In-Line 700 mW
Small Outline 500 mW
Lead Temperature (TL)
(Soldering, 10 seconds) 260§ C

DC Electrical Characteristics CD4070BM/CD4077BM (Note 2)

b 55§ C a 25§ C a 125§ C
Symbol Parameter Conditions Units
Min Max Min Typ Max Min Max
IDD Quiescent Device VDD e 5V, 0.25 0.25 7.5 mA
Current VIN e VDD or VSS
VDD e 10V, 0.5 0.5 15 mA
VIN e VDD or VSS
VDD e 15V, 1.0 1.0 30 mA
VIN e VDD or VSS
VOL Low Level lIOl k 1 mA
Output Voltage VDD e 5V 0.05 0 0.05 0.05 V
VDD e 10V 0.05 0 0.05 0.05 V
VDD e 15V 0.05 0 0.05 0.05 V
VOH High Level lIOl k 1 mA
Output Voltage VDD e 5V 4.95 4.95 5 4.95 V
VDD e 10V 9.95 9.95 10 9.95 V
VDD e 15V 14.95 14.95 15 14.95 V
VIL Low Level lIOl k 1 mA
Input Voltage VDD e 5V, VO e 4.5V or 0.5V 1.5 1.5 1.5 V
VDD e 10V, VO e 9V or 1.0V 3.0 3.0 3.0 V
VDD e 15V, VO e 13.5V or 1.5V 4.0 4.0 4.0 V
VIH High Level lIOl k 1 mA
Input Voltage VDD e 5V, VO e 0.5V or 4.5V 3.5 3.5 3.5 V
VDD e 10V, VO e 1.0V or 9.0V 7.0 7.0 7.0 V
VDD e 15V, VO e 1.5V or 13.5V 11.0 11.0 11.0 V
IOL Low Level Output VDD e 5V, VO e 0.4V 0.64 0.51 0.88 0.36 mA
Current (Note 3) VDD e 10V, VO e 0.5V 1.6 1.3 2.25 0.9 mA
VDD e 15V, VO e 1.5V 4.2 3.4 8.8 2.4 mA
IOH High Level Output VDD e 5V, VO e 4.6V b 0.64 b 0.51 b 0.88 b 0.36 mA
Current (Note 3) VDD e 10V, VO e 9.5V b 1.6 b 1.3 b 2.25 b 0.9 mA
VDD e 15V, VO e 13.5V b 4.2 b 3.4 b 8.8 b 2.4 mA
IIN Input Current VDD e 15V, VIN e 0V b 0.1 b 10 b 5 b 0.1 b 1.0 mA
VDD e 15V, VIN e 15V 0.1 10b5 0.1 1.0 mA
Note 1: ‘‘Absolute Maximum Ratings’’ are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the devices
should be operated at these limits. The table of ‘‘Recommended Operating Conditions’’ and ‘‘Electrical Characteristics’’ provides conditions for actual device
operation.
Note 2: VSS e 0V unless otherwise specified.
Note 3: IOL and IOH are tested one output at a time.

2
 CD4511BM/CD4511BC BCD-to-7 Segment Latch/Decoder/Driver
February 1988

CD4511BM/CD4511BC BCD-to-7 Segment

Latch/Decoder/Driver
General Description Features
The CD4511BM/CD4511BC BCD-to-seven segment latch/ Y Low logic circuit power dissipation
decoder/driver is constructed with complementary MOS Y High current sourcing outputs (up to 25 mA)
(CMOS) enhancement mode devices and NPN bipolar out- Y Latch storage of code
put drivers in a single monolithic structure. The circuit pro- Y Blanking input
vides the functions of a 4-bit storage latch, an 8421 BCD-to- Y Lamp test provision
seven segment decoder, and an output drive capability. Y Readout blanking on all illegal input combinations
Lamp test (LT), blanking (BI), and latch enable (LE) inputs
are used to test the display, to turn-off or pulse modulate
Y Lamp intensity modulation capability
the brightness of the display, and to store a BCD code,
Y Time share (multiplexing) facility
respectively. It can be used with seven-segment light emit- Y Equivalent to Motorola MC14511
ting diodes (LED), incandescent, fluorescent, gas discharge,
or liquid crystal readouts either directly or indirectly.
Applications include instrument (e.g., counter, DVM, etc.)
display driver, computer/calculator display driver, cockpit
display driver, and various clock, watch, and timer uses.

Connection Diagram Truth Table

Dual-In-Line Package Inputs Outputs
LE BI LT D C B A a b c d e f g Display
X X 0 X X X X 1 1 1 1 1 1 1 B
X 0 1 X X X X 0 0 0 0 0 0 0
0 1 1 0 0 0 0 1 1 1 1 1 1 0 0
0 1 1 0 0 0 1 0 1 1 0 0 0 0 1
0 1 1 0 0 1 0 1 1 0 1 1 0 1 2
0 1 1 0 0 1 1 1 1 1 1 0 0 1 3
0 1 1 0 1 0 0 0 1 1 0 0 1 1 4
0 1 1 0 1 0 1 1 0 1 1 0 1 1 5
0 1 1 0 1 1 0 0 0 1 1 1 1 1 6
0 1 1 0 1 1 1 1 1 1 0 0 0 0 7
0 1 1 1 0 0 0 1 1 1 1 1 1 1 8
0 1 1 1 0 0 1 1 1 1 0 0 1 1 9
0 1 1 1 0 1 0 0 0 0 0 0 0 0
0 1 1 1 0 1 1 0 0 0 0 0 0 0
0 1 1 1 1 0 0 0 0 0 0 0 0 0
0 1 1 1 1 0 1 0 0 0 0 0 0 0
TL/F/5991 – 1
0 1 1 1 1 1 0 0 0 0 0 0 0 0
Top View 0 1 1 1 1 1 1 0 0 0 0 0 0 0
Order Number CD4511B 1 1 1 X X X X * *
X e Don’t Care
Segment Identification *Depends upon the BCD code applied during the 0 to 1 transition of LE.

Display

TL/F/5991–3

TL/F/5991 – 2

C1995 National Semiconductor Corporation TL/F/5991 RRD-B30M105/Printed in U. S. A.

 Absolute Maximum Ratings (Notes 1 & 2) Recommended Operating
If Military/Aerospace specified devices are required, Conditions (Note 2)
please contact the National Semiconductor Sales
DC Supply Voltage (VDD) 3V to 15V
Office/Distributors for availability and specifications.
Input Voltage (VIN) 0V to VDD
DC Supply Voltage (VDD) b 0.5V to a 18V
Operating Temperature Range (TA)
Input Voltage (VIN) b 0.5V to VDD a 0.5V
CD4510BM, CD4516BM b 55§ C to a 125§ C
Storage Temperature Range (TS) b 65§ C to a 150§ C CD4510BC, CD4516BC b 40§ C to a 85§ C
Power Dissipation (PD)
Dual-In-Line 700 mW
Small Outline 500 mW
Lead Temperature (TL)
(Soldering, 10 seconds) 260§ C

DC Electrical Characteristics CD4511BM

b 55§ C a 25§ C a 125§ C
Symbol Parameter Conditions Units
Min Max Min Typ Max Min Max
IDD Quiescent VDD e 5V, VIN e VDD or VSS 5 5 150 mA
Supply Current VDD e 10V, VIN e VDD or VSS 10 10 300 mA
VDD e 15V, VIN e VDD or VSS 20 20 600 mA
VOL Output Voltage VDD e 5V 0.01 0 0.01 0.05 V
Logical ‘‘0’’ VDD e 10V 0.01 0 0.01 0.05 V
Level VDD e 15V 0.01 0 0.01 0.05 V
VOH Output Voltage VDD e 5V 4.1 4.1 4.57 4.1 V
Logical ‘‘1’’ VDD e 10V 9.1 9.1 9.58 9.1 V
Level VDD e 15V 14.1 14.1 14.59 14.1 V
VIL Low Level VDD e 5V, VOUT e 3.8V or 0.5V 1.5 2 1.5 1.5 V
Input Voltage VDD e 10V, VOUT e 8.8V or 1.0V 3.0 4 3.0 3.0 V
VDD e 15V, VOUT e 13.8V or 1.5V 4.0 6 4.0 4.0 V
VIH High Level VDD e 5V, VOUT e 0.5V or 3.8V 3.5 3.5 3 3.5 V
Input Voltage VDD e 10V, VOUT e 1.0V or 8.8V 7.0 7.0 6 7.0 V
VDD e 15V, VOUT e 1.5V or 13.8V 11.0 11.0 9 11.0 V
VOH Output VDD e 5V, IOH e 0 mA 4.1 4.1 4.57 4.1 V
(Source) Drive VDD e 5V, IOH e 5 mA 4.24 V
Voltage VDD e 5V, IOH e 10 mA 3.9 3.9 4.12 3.5 V
VDD e 5V, IOH e 15 mA 3.94 V
VDD e 5V, IOH e 20 mA 3.4 3.4 3.75 3.0 V
VDD e 5V, IOH e 25 mA 3.54 V
VDD e 10V, IOH e 0 mA 9.1 9.1 9.58 9.1 V
VDD e 10V, IOH e 5 mA 9.26 V
VDD e 10V, IOH e 10 mA 9.0 9.0 9.17 8.6 V
VDD e 10V, IOH e 15 mA 9.04 V
VDD e 10V, IOH e 20 mA 8.6 8.6 8.9 8.2 V
VDD e 10V, IOH e 25 mA 8.75 V
VDD e 15V, IOH e 0 mA 14.1 14.1 9.58 14.1 V
VDD e 15V, IOH e 5 mA 14.27 V
VDD e 15V, IOH e 10 mA 14.0 14.0 14.17 13.6 V
VDD e 15V, IOH e 15 mA 14.07 V
VDD e 15V, IOH e 20 mA 13.6 13.6 13.95 13.2 V
VDD e 15V, IOH e 25 mA 13.8 V
IOL Low Level VDD e 5V, VOL e 0.4V 0.64 0.51 0.88 0.36 mA
Output Current VDD e 10V, VOL e 0.5V 1.6 1.3 2.25 0.9 mA
VDD e 15V, VOL e 1.5V 4.2 3.4 8.8 2.4 mA
IIN Input Current VDD e 15V, VIN e 0V b 0.10 b 10 b 5 b 0.10 b 1.0 mA
VDD e 15V, VIN e 15V 0.10 10b5 0.10 1.0 mA
Note 1: Devices should not be connected with power on.

2
 CD4512BM/CD4512BC 8-Channel Buffered Data Selector
February 1988

CD4512BM/CD4512BC 8-Channel Buffered Data Selector

General Description Features
The CD4512BM/CD4512BC buffered 8-channel data selec- Y Wide supply voltage range 3.0V to 15V
tor is a complementary MOS (CMOS) circuit constructed Y High noise immunity 0.45 VDD (typ.)
with N- and P-channel enhancement mode transistors. This Y TRI-STATE output
data selector is primarily used as a digital signal multiplexer Y Low quiescent power dissipation 0.25 mW/package
selecting 1 of 8 inputs and routing the signal to a TRI- (typ.) @ VCC e 5.0V
STATEÉ output. A high level at the Inhibit input forces a low Y Plug-in replacement for Motorola MC14512
level at the output. A high level at the Output Enable (OE)
input forces the output into the TRI-STATE condition. Low
levels at both the Inhibit and (OE) inputs allow normal oper-
ation.

Connection Diagram and Truth Table

Dual-In-Line Package

Order Number CD4512B

TL/F/5993 – 1
Top View

Address Inputs Control Inputs Output

C B A Inhibit OE Z
0 0 0 0 0 X0
0 0 1 0 0 X1
0 1 0 0 0 X2
0 1 1 0 0 X3
1 0 0 0 0 X4
1 0 1 0 0 X5
1 1 0 0 0 X6
1 1 1 0 0 X7
j j j 1 0 0
j j j j 1 Hi-Z
j e Don’t care
Hi-Z e TRI-STATE condition
Xn e Data at input n

TRI-STATEÉ is a registered trademark of National Semiconductor Corporation.

C1995 National Semiconductor Corporation TL/F/5993 RRD-B30M105/Printed in U. S. A.

 Absolute Maximum Ratings (Notes 1 & 2) Recommended Operating
If Military/Aerospace specified devices are required, Conditions (Note 2)
please contact the National Semiconductor Sales
DC Supply Voltage (VDD) 3.0 to 15 VDC
Office/Distributors for availability and specifications.
Input Voltage (VIN) 0 to VDD VDC
Supply Voltage (VDD) b 0.5 to a 18 VDC
Operating Temperature Range (TA)
Input Voltage (VIN) b 0.5 to VDD a 0.5 VDC
CD4512BM b 55§ C to a 125§ C
Storage Temperature Range (TS) b 65§ C to a 150§ C CD4512BC b 40§ C to a 85§ C
Power Dissipation (PD)
Dual-In-Line 700 mW
Small Outline 500 mW
Lead Temperature, (TL)
(Soldering, 10 seconds) 260§ C

DC Electrical Characteristics CD4512BM (Note 2)

b 55§ C a 25§ C a 125§ C
Symbol Parameter Conditions Units
Min Max Min Typ Max Min Max
IDD Quiescent Device VDD e 5V, VIN e VDD or VSS 5.0 0.005 5.0 150 mA
Current VDD e 10V, VIN e VDD or VSS 10 0.010 10 300 mA
VDD e 15V, VIN e VDD or VSS 20 0.015 20 600 mA
VOL Low Level VDD e 5V 0.05 0 0.05 0.05 V
Output Voltage VDD e 10V
VDD e 15V ( lIOLl k 1 mA 0.05
0.05
0
0
0.05
0.05
0.05
0.05
V
V
VOH High Level VDD e 5V 4.95 4.95 5.0 4.95 V
Output Voltage VDD e 10V
VDD e 15V (l IOHl k 1 mA 9.95
14.95
9.95
14.95
10.0
15.0
9.95
14.95
V
V
VIL Low Level VDD e 5V, VO e 0.5V 1.5 2.25 1.5 1.5 V
Input Voltage VDD e 10V, VO e 1.0V 3.0 4.50 3.0 3.0 V
VDD e 15V, VO e 1.5V 4.0 6.75 4.0 4.0 V
VIH High Level VDD e 5V, VO e 4.5V 3.5 3.5 2.75 3.5 V
Input Voltage VDD e 10V, VO e 9.0V 7.0 7.0 5.50 7.0 V
VDD e 15V, VO e 13.5V 11.0 11.0 8.25 11.0 V
IOL Low Level Output VDD e 5V, VO e 0.4V 0.64 0.51 0.78 0.36 mA
Current (Note 3) VDD e 10V, VO e 0.5V 1.6 1.3 2.0 0.9 mA
VDD e 15V, VO e 1.5V 4.2 3.4 7.8 2.4 mA
IOH High Level Output VDD e 5V, VO e 4.6V b 0.25 b 0.2 b 0.14 mA
Current (Note 3) VDD e 10V, VO e 9.5V b 0.62 b 0.5 b 0.35 mA
VDD e 15V, VO e 13.5V b 1.8 b 1.5 b 1.1 mA
IIN Input Current VDD e 15V, VIN e 0V b 0.1 b 10 b 5 b 0.1 b 1.0 mA
VDD e 15V, VIN e 15V 0.1 10b5 0.1 1.0 mA
IOZ TRI-STATE VDD e 15V, VO e 0V b 10 b 5
g 0.1 g 0.1 g 3.0 mA
Output Current VDD e 15V, VO e 15V

DC Electrical Characteristics CD4512BC (Note 2)

b 40§ C a 25§ C a 85§ C
Symbol Parameter Conditions Units
Min Max Min Typ Max Min Max
IDD Quiescent Device VDD e 5V, VIN e VDD or VSS 20 0.005 20 150 mA
Current VDD e 10V, VIN e VDD or VSS 40 0.010 40 300 mA
VDD e 15V, VIN e VDD or VSS 80 0.015 80 600 mA
VOL Low Level VDD e 5V 0.05 0 0.05 0.05 V
Output Voltage VDD e 10V
VDD e 15V ( lIOLl k 1 mA 0.05
0.05
0
0
0.05
0.05
0.05
0.05
V
V
VOH High Level VDD e 5V 4.95 4.95 5.0 4.95 V
Output Voltage VDD e 10V
VDD e 15V (l IOHl k 1 mA 9.95
14.95
9.95
14.95
10.0
15.0
9.95
14.95
V
V
VIL Low Level VDD e 5V, VO e 0.5V 1.5 2.25 1.5 1.5 V
Input Voltage VDD e 10V, VO e 1.0V 3.0 4.50 3.0 3.0 V
VDD e 15V, VO e 1.5V 4.0 6.75 4.0 4.0 V