CAP03_FLOYD_IMP.

qxd 17/05/2006 9:32 PÆgina 185

PROBL EMAS ■ 185

(c) Output Test Program (d) Output Terminal Positive

11. Los tipos de tecnologías de proceso basadas en conexiones programables son:
(a) antifusible (b) EEPROM (c) ROM
(d) las respuestas (a) y (b) (e) las respuestas (a) y (c)
12. Una tecnología de proceso volátil basada en conexiones programables es:
(a) fusible (b) EPROM
(c) SRAM (d) EEPROM
13. Dos métodos de introducir un diseño lógico utilizando un software de desarrollo de PLD son:
(a) interfaz de texto e interfaz numérica (b) interfaz de texto e interfaz gráfica
(c) interfaz gráfica y codificación (d) compilación y ordenación
14. JTAG es el acrónimo de
(a) Joint Test Action Group (b) Java Top Array Group
(c) Joint Test Array Group (d) Joint Time Analysis Group
15. En la programación dentro del sistema de un PLD normalmente se emplea
(a) un generador de señal de reloj integrado (b) un procesador integrado
(c) una PROM integrada (d) las respuestas (a) y (b)
(e) las respuestas (b) y (c)
16. Para medir el período de un tren de impulsos, se debe usar
(a) un multímetro digital (b) una sonda lógica
(c) un osciloscopio (d) un pulsador lógico
17. Una vez medido el período de un tren de impulsos, la frecuencia se calcula
(a) utilizando otro ajuste (b) midiendo el ciclo de trabajo
(c) hallando el recíproco del período (d) usando otro tipo de instrumento

PROBL EMAS Las respuestas a los problemas impares se encuentran al final del libro.

SECCIÓN 3.1 El inversor

1. La señal de entrada mostrada en la Figura 3.74 se aplica a un inversor. Dibujar el diagrama de
tiempos de la señal de salida respecto a su entrada.

ALTO
VIN
BAJO FIGURA 3.74

2. En la Figura 3.75 se muestra una red de inversores en cascada. Si se aplica un nivel ALTO en
el punto A, determinar los niveles lógicos de los puntos B hasta F.

B C D
A E

F
FIGURA 3.75

SECCIÓN 3.2 La puerta AND

3. Determinar la salida X para una puerta AND de dos entradas a la que se la aplican las señales
de entrada mostradas en la Figura 3.76. Mostrar las relaciones de tiempo de la salida y las
entradas mediante un cronograma.
CAP03_FLOYD_IMP.qxd 17/05/2006 9:32 PÆgina 186

186 ■ PUERTAS L ÓGICAS

A
X
B
FIGURA 3.76
4. Repetir el problema 3 para las señales de la Figura 3.77.

B FIGURA 3.77

5. Las señales de entrada que se aplican a una puerta AND de tres entradas son las que se indi-
can en la Figura 3.78. Determinar la señal de salida para las entradas dadas en función del
tiempo, utilizando un diagrama de tiempos.

A
A
B B X
C

C FIGURA 3.78

6. En la Figura 3.79 se indican las señales de entrada que se aplican a una puerta AND de cuatro
entradas. Determinar la señal de salida para las entradas dadas en función del tiempo, median-
te un cronograma.

A
B X
C
D

FIGURA 3.79

SECCIÓN 3.3 La puerta OR

7. Determinar la salida de una puerta OR de dos entradas cuando se aplican las señales de entra-
da dadas en la Figura 3.77 y dibujar el diagrama de tiempos.
8. Repetir el problema 5 para una puerta OR de 3 entradas.
9. Repetir el problema 6 para una puerta OR de 4 entradas.
10. Para las cinco señales de entrada de la Figura 3.80, determinar la salida en una puerta AND de
5 entradas y de una puerta OR de 5 entradas. Dibujar el diagrama de tiempos.

FIGURA 3.80

SECCIÓN 3.4 La puerta NAND

11. Para el conjunto de señales de entrada de la Figura 3.81, determinar la salida de la puerta mos-
trada y dibujar el diagrama de tiempos.
CAP03_FLOYD_IMP.qxd 17/05/2006 9:32 PÆgina 187

PROBL EMAS ■ 187

A
X
B
FIGURA 3.81

12. Determinar la salida de la puerta para la señales de entrada de la Figura 3.82 y dibujar el dia-
grama de tiempos.

A
B B X
C

C FIGURA 3.82

13. Determinar la señal de la salida correspondiente a la Figura 3.83.

A

B A
B X
C
C D
D FIGURA 3.83

14. Como ya sabe, los dos símbolos lógicos representados en la Figura 3.84 representan operacio-
nes equivalentes. La diferencia entre ellos es estrictamente de tipo funcional. Para el símbolo
NAND, se requieren dos entradas a nivel ALTO para obtener una salida a nivel BAJO. Para el
símbolo negativa−OR se requiere al menos una entrada a nivel BAJO para obtener una salida
a nivel ALTO. Utilizando estos dos puntos de vista funcionales, demostrar que producirán la
misma salida para las entradas dadas.
A
A X
B

B
A
X
B FIGURA 3.84

SECCIÓN 3.5 La puerta NOR

15. Repetir el problema 11 para una puerta NOR de 2 entradas.
16. Determinar la señal de salida para las entradas indicadas en la Figura 3.85, y dibujar el diagra-
ma de tiempos.
A
A
B B X
C
C FIGURA 3.85

17. Repetir el problema 13 para una puerta NOR de 4 entradas.

18. Los símbolos de las puertas NAND y negativa−OR representan operaciones equivalentes, pero
son funcionalmente diferentes. Para la puerta NOR, se necesita al menos una de las entradas a
nivel ALTO para obtener un nivel BAJO de salida. Para la puerta negativa−AND, se necesita
que las dos entradas estén a nivel BAJO para obtener un nivel de salida ALTO. Utilizando
estos dos puntos de vista funcionales, demostrar que ambas puertas de la Figura 3.86 genera-
rán la misma salida para las entradas dadas.