DISEÑO E IMPLEMENTACIÓN DE AMPLIFICADORES
MULTIETAPA
Daniel Esteban González Espitia Yilber Alejandro Pérez Rojas
Facultad de Ingeniería Facultad de Ingeniería
Programa de Ingeniería Electrónica extensión Tunja Programa de Ingeniería Electrónica extensión Tunja
Universidad Pedagógica y Tecnológica de Colombia Universidad Pedagógica y Tecnológica de Colombia
Tunja, Boyacá - Colombia Tunja, Boyacá - Colombia
[email protected] [email protected]
Resumen—Durante el desarrollo de la práctica se trabajó II. OBJETIVOS
en la implementación de un amplificador multietapa, para
ello se hizo uso de varios tipos de transistores, como BJT y
● El objetivo principal de el laboratorio es poner en
JFET, tanto para la amplificación de corriente como de
práctica los conocimientos obtenidos acerca del uso bjts
voltaje. Durante el desarrollo de esta, se encontraron
y fets como como amplificadores de corriente y voltaje .
varias alternativas para cumplir con las especificaciones
requeridas, basándonos en los datos de la práctica, ● Realizar la implementación y observar el funcionamiento
especialmente en los parámetros re del transistor y de diversas configuraciones de amplificadores discretos.
realizando los diseños y simulaciones correspondientes, se
obtuvo el resultado deseado para la práctica de ● Identificar y obtener experimentalmente las respuestas en
laboratorio. tiempo y frecuencia de amplificadores discretos.
I. INTRODUCCIÓN
La electrónica ha tenido un gran desarrollo a lo largo del III. MATERIALES, HERRAMIENTAS Y EQUIPOS
último siglo, especialmente en los dispositivos electrónicos ➔ Osciloscopio Digital
semiconductores, desde 1904 cuando aparecen las válvulas de ➔ Generador de Señales
vacío hasta 1947 que Walter H. Brattain y John Bardeen ➔ Software de Simulación (Pspice Orcad)
desarrollan en primer transistor. Ellos dos se encontraron con ➔ Fuente de Voltaje DC
un dispositivo que amplificaba, con el desarrollo de los ➔ Protoboard
semiconductores este dispositivo pasó a ser un dispositivo de ➔ Multímetro
estado sólido cuyas características permiten que tenga una ➔ Transistores Bjt de potencia TIP31C
diversidad de funciones a una muy baja potencia y que ➔ Transistor Jfet J111
actualmente se encuentra en prácticamente todo dispositivo ➔ Resistores de diferentes valores
tecnológico de alta gama. ➔ Capacitores de diferentes valores
Existen dos tipos de transistores, el BJT y el JFET. En su
aplicación principal como amplificadores, el conocimiento
más básico que se tiene sobre ellos es que el primero amplifica IV. DESARROLLO DE LA PRÁCTICA
corriente y el segundo voltaje. Aunque ambos dispositivos se Para la realización del circuito, se implementaron 4 etapas de
polarizan de igual forma, algunas condiciones cambian debido amplificación previamente diseñadas y simuladas en pspice
a su composición sabiendo que, por ejemplo, los transistores orcad, con el fin de obtener la ganancia deseada tanto en
de efecto de campo o FET conducen a través de un campo corriente como en voltaje,teniendo especial cuidado de que
eléctrico, sin embargo, el análisis circuital es similar y parte de tipo de etapas se deben colocar en la entrada en la salida, esto
los mismos principios. debido a las exigencias propuestas en la guía como la
impedancia de entrada, la ganancia de corriente, voltaje y las
Por otra parte, existen también los MOSFET que se
potencias. Los betas de los transistores fueron medidos con el
diferencian de los JFET porque poseen una capa metálica que
multimetro. A continuación se describe el proceso de cada una
genera distintos resultados. El prefijo MOS significa “metal
de las 4 etapas en orden descendente
óxido semiconductor”.[1]
Diagrama de bloques amplificador bjt
Se utilizó a la entrada una etapa de Jfet debido a la alta
ganancia de corriente que se requería, ya que se necesitaba una
corriente en la entrada del orden de los nanoAmperios se
utilizó el Jfet por su alta impedancia a la entrada la cual nos
ayuda a obtener la ganancia deseada en corriente y en Voltaje.
Para las dos etapas de la mitad nos decantamos por etapas en
emisor común con RE partida por su buen desempeño a la Fig 1. Etapa implementada de Colector común
hora de amplificar voltaje y por la estabilidad que nos ofrece
en la amplificación, para la salida elegimos una etapa de
colector común por su buen desempeño en la amplificación de
corriente y por temas de potencia nos parecio la configuracion
mas adecuada.
Vin= 50mV
Iin=500nA
Iout=50mA
PRL= 0.5 W Fig 2. Señal de entrada vs señal de salida etapa de Colector
común.
VCC=25v.
f=(150-1000)Hz.
RL=200
AVT=200
AIT=100k
A. Etapa 4 (Colector Común)
Para esta etapa se calculó una ganancia en voltaje Av=1,
esta etapa se utilizó especialmente por temas de potencia y
corriente, ya que al ser esta etapa la de salida, en dicha
etapa siempre se manejan altos valores de potencia, es por
ello que elegimos dicha etapa en configuración colector Fig 3. Señal de entrada vs señal de salida etapa de Colector común
común o emisor seguidor ya que dicha etapa es la más en el Osciloscopio.
apropiada para ello, se usó un transistor de potencia TIP31C.
Vpp Out=20 v RL= 200 ohms F= 150 HZ a 1kHZ
-Para alta transferencia de potencia asumimos RE =RL
Rac= RE//RL = 100 ohms
-Hallamos Ic de operación
IcQ= Vcc/(Rac+Rdc) IcQ=83 mA
-Teniendo IcQ hallamos VCEQ
VCEQ=IcQ *Rac VCEQ=8.3V
Ve=Ic*RE Ve=16.6v
-Hallamos VB para con ib hallar RB
VB=Vbe+Ic*RE VB=16.6V
B=142
Ib =IcQ/B Ib= 0.578mA
RB = VB/ib RB=14.515 Kohms
R1=43.19k ohms R2=21.85k ohms
re=IcQ/B re=0,313 ohms
-Hallamos Bre que no ayudará para encontrar Zi
Bre=44.446 ohms
-Ganancia en colector común.
AVcc=(RE//RL)/(re+RE) AVcc=0.996
Fig 4. Etapa 3 implementada de emisor común con RE partida
-Calculamos zi para que sera la RL de la etapa anterior .
Zi= RB//[B(re+(RE//RL))] Zi=7187 ohms
Ci=1.476 uF
-Fórmula para calcular los capacitores.
C=1/(2π*frcuenciamenor*(0.1*Renserie))
Ci=1.476 uF
CRL=106 uF
Fig 5. Señal de entrada vs señal de salida etapa 3 de emisor
B. Etapa 3 (Emisor común con RE partida) común.
Para esta etapa se calculó una ganancia en voltaje Av=14,
esta etapa se utilizó especialmente para obtener ganancia
en voltaje, para esta se implementó una RE partida con el fin
de obtener un poco más de estabilidad en el amplificador,
como valor de RL de esta etapa se utilizó la Zi de la etapa
4, para este circuito se usó un transistor de potencia TIP31C.
Fig 6. Señal de entrada vs señal de salida etapa 3 de emisor
común en el Osciloscopio.
como valor de RL de esta etapa se utilizó la Zi de la etapa
3, para este circuito se usó un transistor de potencia TIP31C.
RL= Zi4 =7187 ohms
-Asumimos Ic de operación
IcQ= 50mA
IbQ = 500uA
-Asumiendo RC= 280 VCE=10 B=154
Rac= RC//RL = 269,5
-Asumimos VE =1V para hallar RE
RE=VE/Ic = RE= 20 ohms
RDC=RE
-Asumimos Vrc=14v
-Por la siguiente regla de diseño hallamos el siguiente RB
RB<0.1BRE RB=200 ohms
VB=VE+VBE VB= 1.6V
R1=(RB*VCC)/VB R1=3.1kΩ Fig 7. Etapa 2 implementada de emisor común con RE partida
200=(3.1kΩ*R2)/(3.1kohms+R2)
R2= 230 Ω
Bre=100 *(26mV/50mA) Bre =52
-Ganancia en emisor común.
AVcc=-(RC//RL)/(RE) AVcc=13.47
Fig 8. Señal de entrada vs señal de salida etapa 2 de emisor
-Calculamos Zi3 que será la RL de la etapa anterior . común.
Zi3= RB//[B(re+(RE//RL))] Zi3=213 ohms
RL= Zi3 =213 ohms
-Asumimos Ic de operación
-Fórmula para calcular los capacitores.
IcQ= 5mA
C=1/(2π*frecuencia menor*(0.1*Renserie))
-Asumiendo RC= 2.4kΩ VCE=12.75 v B=170
Ci=49.8 uF
Rac= RC//RL = 195,637 Ω
Co=1.47 uF
Ib = 30uA
Crepartida=2122 uF
-Asumimos VE =0.25V para hallar RE
RE=VE/Ic = RE= 50 ohms
RDC=RE
C. Etapa 2 (Emisor común con RE partida)
-Asumimos Vrc=12v
Para esta etapa se calculó una ganancia en voltaje Av=4,
esta etapa se utilizó especialmente para obtener ganancia -Por la siguiente regla de diseño hallamos el siguiente RB
en voltaje, para esta se implementó una RE partida con el fin
RB<0.1BRE Rb=850
de obtener un poco más de estabilidad en el amplificador,
VB=VE+VBE VB= 0.916V
R1=(RB*VCC)/VB R1=20.5kΩ
850=(20.5kΩ*R2)/(20.5kΩ+R2)
R2= 840 Ω
Bre=170 *(26mV/5mA) Bre =884
-Calculamos Zi2 que será la RL de la etapa anterior .
Zi2= RB//[B(re+RE)] Zi2=779 ohms
-Ganancia en emisor común.
AVcc=(RE//RL)/(RE) AVec=3.9127
-Fórmula para calcular los capacitores. Fig 9. Etapa 1 implementada de source común
C=1/(2π*frecuencia menor*(0.1*Renserie))
Ci=14.33 uF
Co=49.81 uF
Crepartida=1061 uF
D. Etapa 1 (Jfet source comun)
Para esta etapa se calculó una ganancia en voltaje Av=4,
esta etapa se utilizó especialmente para obtener ganancia Fig 10. Señal de entrada vs señal de salida etapa 1 de source
en voltaje y por el requerimiento de ganancia en corriente, común.
para esta se implementó una polarización en source común
ya que nos ofrece una impedancia de entrada bastante
grande muy útil para obtener la ganancia en corriente
deseada para el multietapa, como valor de RL de esta etapa
se utilizó la Zi de la etapa 2, para este circuito se usó un
transistor Jfet J111
Fig 11. Señal de entrada vs señal de salida etapa 1 de source
común en el Osciloscopio.
Los cálculos para esta etapa se hicieron a partir de una
caracterización en Orcad Pspice con un transistor Jfet J111, donde
se obtuvieron la IDSS y Vp.
gm=[(-2*IDSS)/VP]*[1-(VGS/VP)] gm=15.761mS
ZL=AV/-gm ZL=253.791
con esto observamos que ZL<RL
Rac =ZL
254=[(RD*669)/(RD+669)] RD=410 ohms
Fig 12. Caracterización del transistor J111 en pspice Orcad.
-De la siguiente ecuación despejamos RDC
VCC=IDQ*(RAC+RDC) RDC=996
RDC=RD+RS RS=586 ohms
-Ahora hallamos VGG
VGG=VGS+RS*IDQ
VGG=10.26V
RG=Zi1
R1=(RG*VCC)/(VCC-VGG) R1=169607 ohms
R2=(RG*VCC)/VGG R2=243665 ohms
V. SIMULACIONES DC EN PSPICE ORCAD
Etapa 4.
Fig 13 . Caracterización del transistor J111 en pspice Orcad.
Vp = -4v IDSS=49.644mA
AV= -4 Zi1 =100k
RL=0.9*(Zi2) RL=669 ohms
Etapa 3.
-Asumiendo VDSQ =12V
IDQ=(VDSQ)/(RL) IDQ=17.964mA
Aproximando IDQ= 20mA
-Usando la ecuación de shockley hallamos VGS
ID=IDSS*[1-(VGS/VP)]² VGS=-1.46v
Etapa 2. VI. ANÁLISIS DE RESULTADOS
Se puede observar que teóricamente para las 4 etapas las
ganancias dan valores exactos, mientras que mediante la
simulación en orcad pspice la ganancia se encuentra en valores
bastante cercanos, no se pudo decir lo mismo de la
implementación en protoboard del circuito multietapa, ya que
si bien para las 3 últimas etapas se vieron unos valores de
amplificación bastante cercanos, no se vio lo mismo para la
etapa 1 ya que dicho circuito atenuaba el valor de la señal de
entrada en vez de amplificarlo, este error se debió a un muy
probable daño en el transistor Jfet, debido a esto se decidió no
acoplar todas las etapas del multietapa pues ya con una etapa
errada no es posible obtener la ganancia total deseada. Por esta
misma razón se simula e implementa cada etapa
individualmente colocando una RL con su respectivo
condensador de acople, Rl posee el valor de la Zi de la
siguiente etapa exceptuando la última etapa que posee una Rl
establecida de 200 ohmios.
Con respecto a los valores DC de cada una de las etapas se ve
que varían bastante en algunos casos con respecto a los
Etapa 1. diseños, esto puede ser ocasionado porque en los diseños se le
da prioridad a la parte AC, y para la parte DC se asumen un
conjunto de parámetros que no siempre son exactos.
VII. PREGUNTAS DE INVESTIGACIÓN.
1. ¿Cuáles son las diferentes tipos de Acoplamiento en
amplificadores Multietapa? ¿En qué se diferencian
unos de otros?
- acople directo :consiste en conectar etapa a
etapa mediante cable por eso su nombre ,ya
que no se hace uso de ninguna clase de
dispositivo par acoplar las etapas , este
acople funciona especialmente bien en muy
bajas frecuencias . la desventaja que tiene es
que no es muy estable ya que las la parte real ya que a la hora de montar los circuitos
variaciones que puedan haber en dc se muchas veces no daban los valores esperados pero sí
transmite amplificada a las otras etapas. cercanos y esto genera que el resultado final no sea el
- acople rc: consiste en acoplar las etapas por esperado,porque puede que los valores por separados
medio de un capacitador con esto se logra cambien solo un poco pero en general cuando se
eliminar la componente dc de la señal entre suman generar un error grande .
las etapas debido al comportamiento de los ● El problema más común que uno tiene a la hora de la
capacitores en DC. implementación del multietapa, es tal vez el acoplar
- acople con transformador : este se usa las etapas entre sí , ya que esto depende del buen
cuando se trabaja con alta frecuencia , peros cálculo de los capacitores y aun así no es garantía de
su uso es limitado debido al costo de que queden bien acopladas , por ejemplo el
transformadores que soporten alta condensador a la entrada de la primera etapa fue
frecuencia. calculado en base a su Zi, pero aun así la señal de
salida se veía recortada un poco por debajo y la
solución que tomamos es poner un condensador muy
2. Al momento de obtener las curvas del voltaje de grande y funciono . Los condensadores son
salida se observan recortes, ¿a qué se debe este especialmente importantes porque si están mal
comportamiento?, ¿cómo se pueden compensar? calculados se ve afectados , la forma de la señal y la
- se puede deber a varios factores 1 a que los ganancia del amplificador . porque lo que muchas
transistores están recortando la onda y esto veces pasa es que individualmente las etapas
a causa de que no están trabajando en su funcionan pero al momento de acoplarlas no
punto de operación óptimo. se puede funcionan o funcionan mal, cabe aclarar que esto
solucionar calculando una ic y un vce en los puede no deberse únicamente a los condensadores,
que el transistor trabaje bien . 2 también se pero la mayoría de veces es ahí donde se encuentra
puede deber a los capacitores ya que si el error.
estos están mal calculados la señal se recorta
esto puede pasar con condensadores de
valores muy pequeños y la solución puede ● El amplificador multietapa es útil a la hora de
ser usar condensadores de valores grandes aumentar o amplificar una señal con un valor muy
ya que estos acoplan muy bien pequeño ya que logra ganancias de voltaje y corriente
3. Qué parámetros del diseño se ven afectados por las o en general de potencia que por sí solos un bjt o un
reactancias de los condensadores, que efectos ¿se Jfet nunca podrían alcanzar.
denotan si esta es grande? ¿O muy pequeña?
- se ven directamente afectados la geometría
de la señal y la ganancia , ya que si los ● Debido a la ganancia que tuvimos que obtener fue
condensadores están mal calculados la señal necesario el uso de amplificadores de potencia y aun
no se transmitirá correctamente a la así estos sufrían las consecuencias de la temperatura,
siguiente etapa, también los condensadores, llegando incluso a calentarse por lo que tuvimos que
si la reactancia es muy alta puede que usar disipadores de calor también.
funcione mal para altas frecuencias y si es
muy baja no trabajara bien para BIBLIOGRAFÍA
frecuencias bajas .
[1] Humberto Gutierrez, “Electrónica análoga Teoría y Laboratorio” 1996.
VIII. CONCLUSIONES
● Una conclusión que sacamos de la implementación
del diseño es que una cosa es el papel y otra cosa es
