Instituto Tecnoló gico Superior
de Coatzacoalcos
Ingeniería Mecatrónica
ELECTRONICA DIGITAL
INV ES TIGACION
DOCENTE :
Ing. Jorge Alberto Silva Valenzuela
ALUMNO (OS ):
Juan Pablo García Landero
NO. DE CONTROL :
17080203
PERIODO:
Juan_ pa.1889 @ [Link]
GRADO Y GRUPO:
6° Semestre/Grupo B
PERIODO:
Enero -mayo 2020
Coatzacoalcos ver ., mayo de 2020
INTRODUCCION
Latch es un circuito lógico electrónico con dos estados estables, es decir, es un multivibrador
biestable. Latch tiene una ruta de retroalimentación para retener la información. Por lo tanto, un
pestillo puede ser un dispositivo de memoria. Latch puede almacenar un bit de información siempre
que el dispositivo esté encendido. Cuando se activa la habilitación, el enclavamiento cambia
inmediatamente la información almacenada cuando se cambia la entrada, es decir, son dispositivos
activados por nivel. Muestra continuamente las entradas cuando la señal de activación está activada.
En esta investigación se abordara el funcionamiento y las características que este pueda contener
asi como la importancia de este mismo.
LATCHES
Un latch (late memory en inglés) es un circuito electrónico biestable asíncrono usado para
almacenar información en sistemas lógicos digitales. Un latch puede almacenar un bit de
información, asimismo los latches se pueden agrupar de tal manera que logren almacenar más de 1
bit, por ejemplo el 'latch quad ' (capaz de almacenar cuatro bits) y el 'latch octal' (capaz de almacenar
ocho bits). Los latches son dispositivos biestables asíncronos que no tienen entrada de reloj y cuyo
cambio en los estados de salida es función del estado presente en las entradas y de los estados
previos en las salidas (retroalimentación). Los latches a diferencia de los flip-flops no necesitan una
señal de reloj para su funcionamiento
.El latch S-R (SET-RESET)
Un latch es un tipo de dispositivo lógico biestable o multivibrador. Un latch S-R (Set-Reset) con
entrada activa a nivel ALTO se compone de dos puertas NOR acopladas, tal como se muestra en la
Figura 7.1(a); un latch con entrada activa a nivel BAJO está formado por dos puertas NAND
conectadas tal como se muestra en la Figura 7.1(b). Observe que la salida de cada puerta se conecta
a la entrada de la puerta opuesta. Esto origina la realimentación (feedback) regenerativa
característica de todos los latches y flip-flops.
Para explicar el funcionamiento del latch, vamos a utilizar el latch de puertas NAND de la Figura
7.1(b). Este latch lo hemos vuelto a dibujar en la Figura 7.2, utilizando puertas negativa-OR
equivalentes, debido a que los niveles BAJOS de las líneas s y r son las entradas de activación.
El latch de la Figura 7.2 tiene dos entradas, s y r , y dos salidas Q y . Asumimos que las dos entradas
y la salida Q están a nivel ALTO. Dado que la salida Q se realimenta a una entrada de la puerta G2
y que la entrada está a nivel ALTO, la salida de G2 tiene que ser un nivel BAJO. Esta salida a nivel
BAJO está acoplada de nuevo a una entrada de la puerta G1 , asegurando así que su salida sea un
nivel ALTO.
Cuando la salida Q está a nivel ALTO, el latch se encuentra en estado SET y permanecerá
indefinidamente en él hasta que se aplique un nivel BAJO a la entrada . Si tenemos un nivel BAJO
en la entrada r y un nivel ALTO en s, la salida de la puerta G2 se pone forzosamente a nivel ALTO.
Este nivel ALTO en la salida se realimenta a una de las entradas de G1 y, dado que la entrada está
a nivel ALTO, la salida de G1 se pone a nivel BAJO. Este nivel BAJO en la salida Q se realimenta a
una de las entradas de G2 , asegurando que la salida permanezca a nivel ALTO incluso cuando se
elimine el nivel BAJO de la entrada r. Cuando la salida Q es un nivel BAJO, el latch se encuentra en
estado RESET. Ahora el latch permanece indefinidamente en este estado hasta que se aplique un
nivel BAJO en la entrada s.
LATCHES, FLIP-FLOPS Y TEMPORIZADORES
El latch D con entrada de habilitación.
Existe otro tipo de latch con entrada de habilitación que se denomina latch D. Se diferencia del latch
S-R en que sólo tiene una entrada, además de la de habilitación, EN. Esta entrada recibe el nombre
de entrada de datos (D). La Figura 7.10 muestra el diagrama y el símbolo lógico de este tipo de latch.
Cuando la entrada D está a nivel ALTO y la entrada EN también, el latch se pone en estado SET.
Cuando la entrada D está a nivel BAJO y la entrada EN está a nivel ALTO, el latch se pone en estado
RESET. Dicho de otra manera, la salida Q es igual a la entrada D cuando la entrada de habilitación
EN está a nivel ALTO.
FLIP-FLOPS DISPARADOS POR FLANCO
Los flip-flops son dispositivos síncronos de dos estados, también conocidos como multivibradores
biestables. En este caso, el término síncrono significa que la salida cambia de estado únicamente
en un instante específico de una entrada de disparo denominada reloj (CLK), la cual recibe el nombre
de entrada de control, C. Esto significa que los cambios en la salida se producen sincronizadamente
con el reloj.
Un flip-flop disparado por flanco cambia de estado con el flanco positivo (flanco de subida) o con el
flanco negativo (flanco de bajada) del impulso de reloj y es sensible a sus entradas sólo en esta
transición del reloj. En esta sección se cubren tres tipos de flip-flops disparados por flanco: S-R, D y
J-K. Los símbolos lógicos de estos dispositivos se muestran en la Figura 7.13. Observe que pueden
ser disparados por flanco positivo (no hay círculo en la entrada C) o por flanco negativo (hay un
círculo en la entrada C). La clave para identificar un flip-flop disparado por flanco mediante su símbolo
lógico la da el triángulo que se encuentra dentro del bloque en la entrada del reloj (C). El triángulo
se denomina indicador de entrada dinámica.
Flip-flop S-R disparado por flanco.
Las entradas S y R de un flip-flop S-R se denominan entradas síncronas, dado que los datos en
estas entradas se transfieren a las salidas del flip-flop sólo con el flanco de disparo del impulso del
reloj. Cuando S está a nivel ALTO y R está a nivel BAJO, la salida Q se pone a nivel ALTO con el
flanco de disparo del impulso de reloj, pasando el flip-flop al estado SET. Cuando S está a nivel
BAJO y R está a nivel ALTO, la salida Q se pone a nivel BAJO con el flanco de disparo del impulso
de reloj, pasando el flip-flop al estado RESET. Cuando tanto S como R están a nivel BAJO, la salida
no cambia de estado. Cuando S y R están a nivel ALTO, se produce una condición no válida. El
funcionamiento básico de un flip-flop disparado por flanco positivo se muestra en la Figura 7.14,
mientras que la tabla de verdad se puede ver en la Tabla 7.2. Recordemos que un flip-flop no puede
cambiar de estado excepto en el flanco de disparo de un impulso de reloj. Las entradas S y R se
pueden cambiar en cual quier instante en que la entrada de reloj esté a nivel ALTO o nivel BAJO
(excepto durante un breve instante de tiempo en las proximidades de las transiciones de disparo del
reloj) sin que varíe la salida.
El funcionamiento y tabla de verdad de un flip-flop S-R disparado por flanco negativo son las mismas
que las de un dispositivo disparado por flanco positivo, excepto en que el flanco de bajada del impulso
del reloj es, en este caso, el flanco de disparo.
CONCLUSION
Las conclusiones a las que se llegaron sobre esta investigación fueron que los latches tipo D solo
funciona con enable ya que es necesario guardar un dato y almacenarlo, sin la entrada de control no
funcionara el circuito que se desee implementar con este tipo de latch.
De igual manera se vio que los latches almacenan estados y uno de los mas importantes son el SR
y D con habilitador ya que son habilitados por señal de control, esto gracias a que pueden servir para
desarrollo de proyectos en donde sea necesario almacenar Bits.
REFERENCIAS
• [Link]
de-latches/5224972/view
• [Link]
[Link]
• [Link]
FLIPFLOPS-Y-TEMPORIZADORES
