Universidad Tecnológica Tula Tepeji

Electrónica Digital

Dispositivos Lógicos Programables PAL y GAL

Brandon Fuentes Hernández

3MCIEE-G1

Ing. Gregorio Jiménez Villalobos

1
Contenido
Introducción...............................................................................................................3
Dispositivos Logicos Programables...........................................................................4
PAL............................................................................................................................4
Estructura de la PAL...............................................................................................5
Funcionamiento de la PAL.....................................................................................5
Diagrama de bloque de una PAL...........................................................................6
Nomenclatura de la PAL........................................................................................6
GAL............................................................................................................................7
Funcionamiento......................................................................................................7
Estructura...............................................................................................................8
Tipos de dispositivos lógicos programables..............................................................9
Circuito integrado de aplicación específica(ASIC).................................................9
Complex Programmable Logic Device(CPLD).......................................................9
Field Programmable Gate Array(FPGA)................................................................9
Matriz lógica programable(PAL)...........................................................................10
Dispositivos logicos programables simples(SPLD)..............................................10
Conclusión...............................................................................................................11
Bibliografía...............................................................................................................11

2
Introducción
En electrónica y computación la Lógica programada es un tipo de diseño
implementado en chips que permite la reconfiguración de los circuitos con el
simple cambio del software que incorpora, es lo contrario de la lógica cableada.

La lógica programada se basa en dispositivos lógicos programables (PLD), los

cuales tienen una función no establecida, al contrario que las puertas lógicas que
tienen una función fija en el momento de su fabricación. Antes de poder utilizar el
PLD en un circuito, este debe ser programado.

3
Dispositivos Lógicos Programables
Un Dispositivo Lógico Programable (PLD) es un componente electrónico usado
para construir circuitos digitales reconfigurables. A diferencia de una compuerta
lógica que tiene una función fija, los PLDs salen de fábrica sin una función en
específico, por lo tanto, necesitan ser programados o reconfigurados antes de
poder ser usados.

Los PLDs tienen varias ventajas. La primera es la habilidad de integración, que

permite integrar una gran cantidad de funcionalidad en un solo chip. Los PLDs
eliminan el uso de múltiples chips, así como la inconveniencia y desconfianza de
usar cableado externo. La segunda ventaja es el hecho de poder cambiar el
diseño. Muchos PLDs permiten ser reprogramados o reconfigurados.

La lógica programable por el usuario basada en compuertas AND y OR fue

desarrollada al inicio de la década de los ‘70s. Para 1972-73 ya estaban
disponibles arreglos lógicos programables una sola vez que permitían
personalizaciones instantáneas para diseñadores. Algunos se refieren a estos
circuitos como FPLAs (Field Programmable Logic Arrays).

Monolithic Memories Inc. (MMI), una compañía comprada por Advanced Micro
Devices (AMD) creó circuitos integrados llamados PLAs (Programmable Logic
Arrays) que podían tener el mismo rendimiento y funcionalidad que 5 a 20 chips
comerciales. Un dispositivo similar es el PAL (Programmable Array Logic).

PAL
Las PAL (Arreglos Lógicos Programables), que como su nombre lo indica son
arreglos matriciales de fusibles y diodos que mediante una cierta lógica pueden
llegar a desempeñar cualquier función booleana. Su arquitectura interna consiste
en términos AND programables que alimentan términos OR fijos. Todas las
entradas a la matriz pueden ser combinadas mediante AND entre sí, pero los
términos AND específicos se dedican a términos OR específicos. Las PAL tienen
una arquitectura muy popular y son probablemente el tipo de dispositivo

4
programable por usuario más empleado. Si un dispositivo contiene macrocélulas,
comúnmente tendrá una arquitectura PAL.

Estructura de la PAL
En la Figura 1 se muestra la estructura interna de una PAL, en esta se observa
que cada línea de salida es conectada a tres líneas producto y por consiguiente
representa una suma de tres términos producto.

Figura 1 Estructura Interna del PAL

Funcionamiento de la PAL.
Como se ha mencionado, las PAL están formadas por una matriz de puertas AND
programable conectada a una puerta OR fija. Esta estructura permite implementar
cualquier suma de productos lógicos con un número de variables definidas y
limitadas, entre otras, por el número de entradas y salidas que tenga el dispositivo.

En la Figura 3 se muestra la estructura básica de un PAL para tres variables de

entrada y salida sin programar [2]. Cada punto de intersección entre una fila y una
columna se denomina celda y es el elemento programable de la PAL. Cada fila se
conecta a la entrada de una puerta AND y cada columna a la variable de entrada o
su complemento. En función de la presencia o ausencia de las conexiones
creadas por programación, se puede aplicar cualquier combinación de variables

5
de entrada o sus complementos a una puerta AND para generar cualquier
operación producto que se desee.

Figura 3 PAL con matriz AND sin programar

Diagrama de bloque de una PAL.

Las salidas de la matriz AND son las entradas de la matriz OR y la salida de cada
puerta OR se asocia a una variable lógica de salida. Una PAL típica tiene ocho o
más entradas en la matriz AND y hasta ocho bloques lógicos de salida como se
muestra en la Figura 6 [3].

Algunas PAL disponen de pines de entrada/salida (E/S) combinados, que se

pueden programar como salida o como entrada. La presencia de estos pines es
muy útil cuando se desea, por ejemplo, realizar una realimentación entre variables
de salida y entrada como es el caso del diseño de un biestable.

6
Nomenclatura de la PAL.
Los líderes en fabricación de PLDs, Texas Instruments y AMD, tienen una
notación para identificar los dispositivos [2]. Por ejemplo, la estructura en PLD
según AMD es:

GAL
Una innovación del PAL fue la matriz lógica genérica (Generic array logic) o GAL.
Ambas fueron desarrolladas por Lattice Semiconductor en 1985. Este dispositivo
tiene las mismas propiedades lógicas que el PAL, pero puede ser borrado y
reprogramado. La GAL es muy útil en la fase de prototipado de un diseño, cuando
un fallo en la lógica puede ser corregido por reprogramación. Las GALs se
programan y reprograman utilizando un programador OPAL, o utilizando la técnica
de programación circuital en chips secundarios.

7
Un dispositivo similar llamado PEEL (programmable electrically erasable logic o
lógica programable eléctricamente borrable) fue introducido por la International
CMO

Funcionamiento
Una GAL permite implementar cualquier expresión en suma de productos con un
número de variables definidas. El proceso de programación consiste en activar o
desactivar cada celda E2CMOS con el objetivo de aplicar la combinación
adecuada de variables a cada compuerta AND y obtener la suma de productos.
Las celdas E2CMOS activadas conectan las variables deseadas o sus
complementos con las apropiadas entradas de las puertas AND. Las celdas
E2CMOS están desactivadas cuando una variable o su complemento no se utiliza
en un determinado producto. La salida final de la puerta OR es una suma de
productos. Cada fila está conectada a la entrada de una puerta AND, y cada
columna a una variable de entrada o a su complemento. Mediante la programación
se activa o desactiva cada celda E2CMOS, y se puede aplicar cualquier
combinación de variables de entrada, o sus complementos, a una puerta AND
para generar cualquier operación producto que se desee. Una celda activada
conecta de forma efectiva su correspondiente fila y columna, y una celda
desactivada desconecta la fila y la columna.

Celdas se pueden borrar y reprogramar eléctricamente. Una celda E2CMOS típica

puede mantener el estado en que se ha programado durante 20 años o más. Las
macroceldas lógicas de salida (OLMCs) están formadas por circuitos lógicos que
se pueden programar como lógica combinacional o como lógica secuencial. Las
OLMCs proporcionan mucha más flexibilidad que la lógica de salida fija de una
PAL.

Estructura
El GAL básicamente está formado por una matriz AND reprogramable y una matriz
OR fija con configuración programable de salidas y/o entradas.

8
Las estructuras GAL son estructuras PAL construidas con tecnología CMOS, y
fueron comercializadas por primera vez en 1984 por Lattice Semiconductor. Como
se ha mencionado, son programables y borrables eléctricamente. Son
reprogramables y más flexibles, a la salida de la matriz AND/OR hay un circuito
más complejo con selectores y flip-flops que permiten implementar ecuaciones
más complejas. Hay distintas arquitecturas según la versión del fabricante. La
Figura 7 presenta un ejemplo de una GAL.

El circuito a la salida de la matriz se denomina macrocelda. Tienen integración

baja/media. El Terminal puede funcionar como entrada o salida según la
programación. Los términos productos se dibujan todos sobre una sola línea para
simplificar el diagrama.

Un terminal en modo salida puede reflejar la salida Q y Q negada del flip-flop para
circuitos secuenciales o la entrada D y negada para circuitos combinacionales.
De modo similar puede realimentar el terminal de salida o la salida Q negada del
flip flop hacia otros términos. Las GAL se usan para circuitos lógicos sencillos y de
complejidad media.

Tipos de dispositivos lógicos programables

Circuito integrado de aplicación específica (ASIC)

Un Circuito Integrado para Aplicaciones Específicas (o ASIC, por sus siglas en
inglés) es un circuito integrado hecho a la medida para un uso en particular, en

9
vez de ser concebido para propósitos de uso general. Se usan para una función
específica. Por ejemplo, un chip diseñado únicamente...

Complex Programmable Logic Device (CPLD)

Un CPLD (del acrónimo inglés Complex Programmable Logic Device) es un
dispositivo electrónico.
Los CPLD extienden el concepto de un PLD (del acrónimo inglés Programmable
Logic Device) a un mayor nivel de integración ya que permite implementar
sistemas más eficaces, ya que utilizan...

Field Programmable Gate Array (FPGA)

Una FPGA (del inglés Field Programmable Gate Array) es un dispositivo
semiconductor que contiene bloques de lógica cuya interconexión y funcionalidad
puede ser configurada 'in situ' mediante un lenguaje de descripción especializado.
La lógica programable puede reproducir desde funciones tan...

Matriz lógica programable (PAL)

Una matriz lógica programable o PAL es un dispositivo diseñado por la empresa
Monolithic Memories (ahora adquirida por AMD) y ha sido sin duda el circuito
programable más utilizado durante décadas.
La estructura de una PAL, derivada de las PLA, se basa en que cualquier función
lógica...

Dispositivos lógicos programables simples (SPLD)

Los SPLDs es una combinación de un dispositivo lógico (arreglo de compuertas
AND, seguido por otro arreglo de compuertas OR, uno o ambos arreglos
programables, algunos incluyen Flip Flops) y una memoria. La memoria se utiliza
para almacenar el patrón el que se le ha dado al chip durante la...

10
Conclusión
Los circuitos lógicos programables son un avance tecnológico que permite la
reducción de espacio y coste al momento de armar diferentes placas impresas o
similares, el uso de estos circuitos es mucho más eficiente que el usar circuitos de
función fija debido a que estos circuitos son menos propensos a errores y por lo
tanto son más eficientes y confiables.

Aunque tiene unas cuantas desventajas, pueden ser inconvenientes menores a

comparación de las ventajas.

Bibliografía

11
Basanta, I. (7 de Diciembre de 2007). Blogspot. Obtenido de
[Link]
[Link]

Casique, D. (6 de Febrero de 2008). Blogspot. Obtenido de

[Link]

Jorge. (25 de Febrero de 2009). Obolog. Obtenido de

[Link]
209085

Wikipedia. (1 de Junio de 2017). Obtenido de

[Link]

12