Ing.
Diseño Electrónico y Sistemas Inteligentes
Sistemas Digitales II
Ing. Diseño Electrónico y Sistemas Inteligentes
Sistemas Digitales II
Martha Olvia Escobar Prado
02/abril/2020
Ulises Vargas Armenta 15310320
Gpo. 5k
Tarea 2.1
CONTADOR BINARIO ASINCRONO: El término asíncrono se refiere a los sucesos
que no poseen una relación temporal fija entre ellos y que, generalmente, no ocurren al
mismo tiempo. Un contador asíncrono es aquél en el que los flip-flops (FF) del contador
no cambian de estado exactamente al mismo tiempo, dado que no comparten el mismo
impulso de reloj.
CIRCUITOS BASICOS DE CONTADORES ASINCRONOS DE DOS Y TRES BITS
La Figura 8.1 presenta un contador de 2 bits conectado para que funcione en
modoasíncrono. Observe que el reloj (CLK) está conectado únicamente a la entrada
dereloj (C) del primer flip-flop, FF0. El segundo flip-flop, FF1, se dispara mediante
lasalida de FF0. FF0 cambia de estado durante el flanco positivo de cada impulsode
reloj, pero FF1 sólo cambia cuando es disparado por una transición positiva de lasalida
de FF0. Debido al retardo de propagación inherente al paso de las señalespor un flip-
flop, las transiciones de los impulsos de entrada del reloj y de la salida de FF0 no
pueden ocu-rrir nunca al mismo tiempo. Por tanto, los dos flip-flops nunca se disparan
de forma simultánea, por lo que elmodo de funcionamiento de este contador es
asíncrono.
Contador asincrono binario de dos bits
La secuencia de estados de un contador binario de 3 bits se presenta en laTabla
siguiente y en la Figura se muestra un contador asíncrono binario de 3 bits. Su
funcionamiento básicoes el mismo que el del contador de 2 bits, excepto en que el
contador de 3 bits tiene ocho estados, ya que estáformado por tres flip-flops. En la
Figura se presenta un diagrama de tiempos para ocho impulsos dereloj. Observe
que el contador de la avanza a través de una secuencia binaria desde cero hasta
siete,iniciando después un nuevo ciclo desde su estado cero. Este contador puede
ampliarse fácilmente a un conta-dor mayor, conectando flip-flops adicionales.
Secuencia de estados para el Contador de dos bits
Secuencia de estados para el Contador binario de tres bits
Secuencia de
estados para el Contador binario de tres bits
Contador binario asincrono de tres bits y su diagrama de tiempos para un
ciclo.
DIAGRAMA DE ESTADOS. Un diagrama de estados muestra la progresión de estados
por los que el contador avanza cuando se aplica una señal de reloj.
NUMERO MOD O MODULO. El modulo de un contador es el número de estados
distintos por el que el Contador puede pasar de forma secuencial. El número máximo
de posibles estados (modulo máximo) de un contador es 2n, donde n representa el
número de flip-flops del contador. También se pueden diseñar contadores que tengan
un número de estados en su secuencia que sea menor que el máximo de 2n. La
secuencia resultante se denomina secuencia truncada.
CUENTA ASCENDENTE
El contador asíncrono binario es el más simple de todos. En la figura se puede ver su
constitución. Es un contador binario porque es capaz de contar un número de impulsos
igual a 2n, siendo n el número de biestables de la cadena.
Las entradas J y K de los biestables están conectadas a 1 lógico, en consecuencia,
cada vez que se aplique un impulso de reloj en el flanco de bajada del mismo, el
biestable cambiará de estado.
El primer biestable cambia en el flanco de bajada del primero impulso de reloj, con lo
cual su salida se pone a 1 lógico.
Con el segundo impulso de reloj, el primer biestable vuelve a cambiar, haciendo que su
salida se ponga a 0 lógico. A su vez, hace que el segundo biestable se modifique,
poniendo en si salida un lógico. Esto significa que la salida del primer biestable actúa
como reloj del segundo. Asimismo, la salida del segundo biestable funciona como reloj
del tercero: cada vez que se produzca un cambio de nivel alto a nivel bajo, el tercer
biestable variará de esta. La situación se repite para el cuarto biestable.Para la
secuencia ascendente, Q1cambia de estado en el siguiente impulso de reloj cuando
Q0= 1. Para lasecuencia descendente, Q1cambia en el siguiente impulso de reloj
cuando Q0= 0. Por tanto, las entradas J1yK1de FF1 tienen que ser igual a 1.
Este contador presenta una relativa lentitud debido a que los biestables conmutan en
serie y, por tanto, los retardos de cada biestable se van acumulando. La transición más
larga se produce cuando todos los biestables cambian de estado; esto sucede cuando
se pasa del valor 1111 al 0000. En este caso, el retardo es la suma de todos los
retardos.
CUENTA DESCENDENTE
El procedimiento es similar, pero ahora las entradas de reloj de los biestables vienen
dadas por el valor de salida complementada del biestable que le precede.
Para la secuencia ascendente, Q2cambia de estado en el siguiente impulso de reloj
cuando Q0= Q1= 1.Para la secuencia descendente, Q2cambia en el siguiente impulso
de reloj cuando Q0= Q1= 0. Por tanto, lasentradas J2y K2de FF2 tienen que ser igual a
1.
En este caso, al iniciar los pulsos de reloj, todas las salidas se pone a 1 lógico y, a
medida que se van introduciendo pulsos, el circuito va descontando hasta completar la
secuencia.
CONTADOR DE DECADAS
Un contador de décadas BCD dispone de una secuencia binaria truncada que va desde
0000hasta el estado 1001. En lugar de pasar al estado 1010, inicia un nuevo ciclo a
partir del estado 0000. En laFigura 8.17 se presenta un contador de décadas BCD
síncrono. En la Figura 8.18 se muestra el diagrama detiempos para este contador de
décadas.El funcionamiento de este contador se puede entender examinando la
secuencia de estados.
Contador de decadas asincrono con reinicializacion asincrona
CONTADOR BCD
Los contadores de cuatro salidas están designados por el símbolo de la letra Q con un
subíndice numérico igual al peso binario del bit correspondiente en el código de los
circuitos del contador BCD. Así, por ejemplo, Q A , Q B , Q C y Q D . La secuencia de
conteo 74LS90 se dispara en el flanco negativo de la señal del reloj, es decir, cuando la
señal de reloj CLK pasa de la lógica 1 (ALTA) a la lógica 0 (BAJA).
Los pines de entrada adicionales R 1 y R 2 son contadores de "reinicio" mientras que
las entradas S 1 y S 2 son pines de "ajuste". Cuando se conectan a la lógica 1, las
entradas de restablecimiento R 1 y R 2 restablecen el contador a cero, 0 ( 0000 ), y
cuando las entradas de configuración S 1 y S 2 están conectadas a la lógica 1,
establecen el contador al máximo, o 9 ( 1001 ) independientemente del número de
conteo real o posición.
Como dijimos anteriormente, el contador 74LS90 consiste en un contador de división
por 2 y un contador de división por 5 dentro del mismo paquete. Luego, podemos usar
cualquier contador para producir solo un contador de frecuencia de división por 2, un
contador de frecuencia de división por 5 o los dos juntos para producir nuestro contador
de BCD de división por 10 deseado.
Con los cuatro flip-flops que componen la sección de contador dividida por 5
desactivada, si se aplica una señal de reloj al pin de entrada 14 ( CLK A ) y la salida
tomada del pin 12 ( Q A ), podemos producir una división estándar -por-2 contador
binario para uso en circuitos divisores de frecuencia como se muestra.
CONTADOR DE DECADAS ASÍNCRONO
Si en los contadores vistos hasta ahora deseamos que cuenten solamente hasta once,
debemos realizar un circuito auxiliar que impida que los biestables pasen por los
estados 1100, 1101, 1110, y 1111; es decir, debemos cortar la secuencia para que, una
vez contado el último pulso deseado, el contador vuelva al estado 0000.
Para realizar un contador de décadas tenemos que hacer que el circuito pase del
estado 9 al estado 0. Como hemos dicho, vamos a alterar la secuencia de conteo
eliminando así los pulsos que sobran.
El circuito auxiliar combinacional que hay que introducir debe detectar el último pulso y,
una vez detectado, debe actuar sobre los biestables para saltar los estados no
deseados y volver al inicio de la secuencia.
Para la realización de este tipo de contadores hay que tener en cuenta el tipo de
biestable utilizado y se deben aprovechar las entradas asíncronas para forzar a los
biestables a la situación deseada.
De esta forma, hemos pasado de la combinación N-1 a la última (todos unos), para que
el siguiente pulso de reloj pase a la combinación de inicio.
En el siguiente cronograma se puede ver que el contador, al llegar al estado 1001,
pone momentáneamente la salida en la combinación 1111, para pasar de nuevo al
estado 0000 antes del siguiente pulso de reloj.
Los nueve primeros estados son idénticos al contador binario, pero la transición del
estado 9 al estado 0 produce inestabilidades transitorias momentáneas debido a los
retardos.
Los contadores de décadas se emplean frecuentemente, dado que la salida del
contador se puede aplicar a un decodificador de BCD/7 segmentos para su
visualización. Si quisiéramos realizar un conteo mayor, colocaremos otro circuito
contador de décadas enlazado con el primero, de tal forma que siga la secuencia.
