Scribd
Cargar
232 vistas8 páginas

Circuitos y Memorias: Paridad y Contadores

El documento describe un circuito secuencial que detecta los números con paridad par almacenados en una memoria EPROM y los convierte a paridad impar almacenándolos en una memoria RAM. Primero se graban los números hexadecimales en la EPROM usando Max Loader. Luego, el circuito determina la paridad de cada byte y usa el bit más significativo para convertir los números pares a impares antes de almacenarlos en la RAM. Esto se implementa usando VHDL y se simula para verificar el funcionamiento correcto.

Cargado por

Lucía Cachuan
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd
232 vistas8 páginas

Circuitos y Memorias: Paridad y Contadores

El documento describe un circuito secuencial que detecta los números con paridad par almacenados en una memoria EPROM y los convierte a paridad impar almacenándolos en una memoria RAM. Primero se graban los números hexadecimales en la EPROM usando Max Loader. Luego, el circuito determina la paridad de cada byte y usa el bit más significativo para convertir los números pares a impares antes de almacenarlos en la RAM. Esto se implementa usando VHDL y se simula para verificar el funcionamiento correcto.

Cargado por

Lucía Cachuan
Derechos de autor
© © All Rights Reserved
Nos tomamos en serio los derechos de los contenidos. Si sospechas que se trata de tu contenido, reclámalo aquí.
Formatos disponibles
Descarga como DOCX, PDF, TXT o lee en línea desde Scribd

REGISTROS, MEMORIAS Y HERRAMIENTAS MAX PLUS II

1. Realizar un circuito combinacional secuencial que realice la siguiente función : Dada


una memoria EPROM 2732, grabada con los números hexadecimales: 3A, 62, 53, 10,
13, 14, 77, 55, 51, 61, 71, 33, 43, 1F, 0F, 7F. El circuito debe detectar los números con
paridad par y convertirlos a paridad impar. Luego esta información escribirla en una
memoria RAM estática 6116.

Solución:

EPROM/RAM EPROM RAM


Bus de Datos Bus de Datos Bus de Datos
Bus Dirección Paridad
Hexadecimal Binario Impares
0000 3A 00111010 0 10111010
0001 62 01100010 1 01100010
0010 53 01010011 0 11010011
0011 10 00010000 1 00010000
0100 13 00010011 1 00010011
0101 14 00010100 0 10010100
0110 77 01110111 0 11110111
0111 55 01010101 0 11010101
1000 51 01010001 1 01010001
1001 61 01100001 1 01100001
1010 71 01110001 0 11110001
1011 33 00110011 0 10110011
1100 43 01000011 1 01000011
1101 1F 00011111 1 00011111
1110 0F 00001111 0 10001111
1111 7F 01111111 1 01111111

Para grabar los números hexadecimales dados en la memoria EPROM utilizamos el


software Max Loader manera con los valores de la tabla de la siguiente:
Como se ve en cada dirección un byte en la memoria solo se usa 16 Bytes del total de
la memoria EPROM 2732 esto se observa en la simulación lo correcto de nuestra
escritura de los datos de la tabla:

Ahora con este circuito dado:


Se hallara la paridad de los Bytes de los 16 esto en la tabla cuando es 0 es par y cuando
es 1 es impar ahora debemos tener en cuenta que solo se usa en todos los 16 bytes
solo 7 bits el bit 8 el más significativo no se usa, usaremos eso para convertir el Byte
par a uno impar y después esto llevar a la RAM.

Este pequeño circuito nos permite convertir ese bit más significativo para que el byte
se convierta en impar y si es impar no suceda algún cambio.

Esto es lo que se obtiene en la memoria RAM 6116 en la simulación:


Vemos de esto se almacenan valores de paridad impar en la memoria RAM.

2.

3. Diseñar e implementar en el laboratorio el circuito mostrado en bloques, a fin de


intercambiar información entre registros. Todos los registros son de 4 bits.
Solución:

4. Diseñar un reloj de ajedrez que cumpla con las siguientes condiciones:


a) Marca el tiempo total de juego.
b) Tiempo de jugada empleado por cada jugador.
c) Interruptor on/off, para inicialización del sistema.
d) Reseteador general.
e) Interruptor con las siguientes posiciones: Termino de jugada del jugador A y
termino de jugada del jugador B.

Solución:

Planteamos el diseño del circuito mediante su descripción funcional en VHDL


Resultados de la Simulacion:
5. Utilizando la herramienta Quartus, diseñar un contador binario de 4 bits utilizando
FF J-K con carga en paralelo, que cumpla con la siguiente tabla de funcionamiento:

RELOJ LIMPIEZA CARGA INCREMENTO OPERACIÓN


s 0 0 0 Sin cambio
s 0 0 1 Incremento en 1
s 0 1 X Entradas de carga
s 1 X X Limpieza de salida

Solución:

También podría gustarte