UNIVERSIDAD NACIONAL DE COLOMBIA, ELECTRÓNICA DIGITAL 1 1
Practica 1. Sumador - Restador de 3 bits
Aguilar Bustos Carlos, Delgado Jose, Cuadrado
1010230790,
(ceaguilarb, )@[Link]
Electrónica Digital 1
Universidad Nacional de Colombia
Resumen—En esta practica de laboratorio se realizó un Compuerta XOR: La puerta XOR tiene sólo dos entradas.
sumador-restador de 3 bits mediante el uso de compuertas lógicas La salida de una puerta ORexclusiva se pone a nivel
de tipo XOR y AND que acompañadas de un FULL-ADDER ALTO sólo cuando las dos entradas están a niveles
permiten realizar las operaciones para que estas sean vistas
mediante leds de salida. lógicos opuestos. Esta operación se puede expresar, en
función de dos entradas A y B y una salida X, del
Palabras claves: Compuerta, sumador, restador, bit, binario. siguiente modo:[2]
I. I NTRODUCCI ÓN
Los sumadores son circuitos digitales que realizan opera-
ciones de adición de números binarios. Estos se componen de
compuertas lógicas de tipo XOR y AND las cuales realizan
las operaciones acompañadas de cantidades asociadas a un
acarreo. Estos sumadores son usados en cascada para operar
una mayor cantidad de datos de bits y si se desea realizar la
operación sustractiva es necesario complementar a 1 los bits
que se van a sustraer de manera que se diseña un circuito de
sumadores en cascada con acarreo que puedan operan n+1 bits
Figura 2: Tabla de verdad compuerta XOR
para realizar la resta.
II. M ARCO T E ÓRICO
Full-Adder: Un circuito integrado de tipo FULL-ADDER
Compuertas Lógicas: es un sumador completo que ejecuta la suma de dos
Compuertas lógicas o Puerta lógica. Circuitos lógicos números binarios de cuatro bits. Hay salida de suma
de conmutación que a partir de interruptores booleanos por cada bit y el acarreo resultante (C4), se obtiene del
cumplen una condición particular. Son esencialmente cuarto bit.
Circuitos de conmutación integrados en un Chip. Las
compuertas son bloques del Hardware que producen Está diseñado para velocidades medias-altas de
señales en binario 1 ó 0 cuando se satisfacen los funcionamiento, con bits múltiples de suma en paralelo
requisitos de entrada lógica.[1] y acarreo en serie.
Compuerta AND: La puerta AND es una de las puertas Para sumar números de más de un bit, también se recurre
básicas con la que se construyen todas las funciones al conexionado de sumadores binarios en paralelo, donde
lógicas. Una puerta AND puede tener dos o más entradas el acarreo de la suma de dos dı́gitos será una entrada
y realiza la operación que se conoce como multiplicación a sumar en el paso siguiente. En este caso se precisan
lógica. [2] tantos semisumadores como bits tengamos que sumar.[3]
III. D ISE ÑO
Se diseño un circuito sumador-restador de 3 bits con com-
plemento a 1 compuesto por compuertas tipo XOR tipo y un
Figura 1: Tabla de verdad compuerta AND integrado tipo 74ls83 siendo este un sumador de 4 bits.
UNIVERSIDAD NACIONAL DE COLOMBIA, ELECTRÓNICA DIGITAL 1 2
Figura 3: diseño en Multisim del circuito Figura 6: simulación ejemplo de resta
Para el diseño se utilizaron las compuertas XOR para hacer
el complemento y quitar el acarreo de salida si tocaba restar,
a cada dı́gito del segundo numero de tres bits se opera con un
0 si era suma o un 1 si es resta,; si nos fijamos en la tabla
del XOR vemos que al operar con ceros la salida es igual al
primer dı́gito que le entra, y al operar con unos la salida es
opuesta al primer dı́gito que le entra ası́ cuando es 0 la entrada
queda igual a la salida y el integrado 74ls83 hace la suma con
Figura 7: circuito real ejemplo de resta
los dos números de 3 bits tal cual entraron, pero cuando es
resta se suma el primer numero con el complemento del otro
y queda un acarreo que no necesitamos que también se arregla
con una compuerta XOR , ahora para hacer la resta solo falta acá podemos ver la resta 7-4=3 en binario 111-100=0011.
sumarle uno para esto se mete el uno del mismo bit [Link] El circuito funciona bastante bien para las sumas pero para
el acarreo de entrada y ya esta. la resta solo funciona si el primer numero es mayor que el
segundo ya que la técnica del complemento solo trabaja si se
hace estrictamente de esta forma. Anexo: como las imágenes
IV. R ESULTADOS no se pueden apreciar de forma correcta en esta sección las
pasaremos de igual forma al final del informe, al menos las
Para mostrar los resultados pasaremos a mostrar las imáge- imágenes de resultados.
nes del circuito real funcionando con su respectiva simulación
V. C ONCLUSIONES
Se puede afirmar que la complejidad del problema
aumenta considerablemente al tener un sumador
y restador, esto se debe a que al cumplir las dos
operaciones básicas el diseño debe añadir un 1 por la
entrada del carry ası́ como complementar a 1 los bits
del sustraendo. Esto quiere decir que para realizar la
Figura 4: simulacion ejemplo de suma suma o resta de los 3 bits se necesitan 3+1 bits para
realizar las operaciones sin fallas.
Es necesario comprobar la tensión en las compuertas
para asegurar que el circuito funciona como se desea.
Esto con el fin de evitar posibles fallas al cambiar de
operación (de suma a resta) tal como se experimentó.
El uso de un FULL-ADDER simplifica considerablemen-
Figura 5: circuito real ejemplo de suma
te el circuito ya que éste suma por si mismo hasta 4 bits
tal como se necesita para realizar la suma y resta de los
aquı́ hicimos 3+4=7 que en binario es 011+100=0111, 3 bits.
podemos ver que el bit de que decide la operación esta en Las compuerta xor son muy utiles ya que permiten
0 por lo tanto es una suma. Ahora pasmos con la resta. cambiar un bit o dejarlo igual a partir de otro bit
UNIVERSIDAD NACIONAL DE COLOMBIA, ELECTRÓNICA DIGITAL 1 3
VI. A NEXO : IMAGENES RESULTADOS
Figura 8: circuito real ejemplo de suma
Figura 9: circuito real ejemplo de suma
VII. R EFERENCIAS
[1]Çompuertas Lógicas - EcuRed”, [Link], 2019. [On-
line]. Available: [Link]
[Accessed: 24- Sep- 2019].
[2]T. Floyd, Fundamentos de sistemas digitales. Madrid:
Pearson Educación, 2016.
[3]”Sumadores”, [Link], 2019.
[Online]. Available: [Link]
/aula/archivos/repositorio/4750/4923/html/[Link].
[Accessed: 24- Sep- 2019].
