Tema 9

Educación Secundaria magister

INFORMÁTICA

LÓGICA DE CIRCUITOS. CIRCUITOS

COMBINACIONALES Y SECUENCIALES

0. ORIENTACIONES PARA EL ESTUDIO DEL TEMA

1. INTRODUCCIÓN

2. ÁLGEBRA BOOLEANA
2.1. Axiomas y teoremas del álgebra de Boole
2.2. Funciones lógicas. Representación
2.2.1. Representación mediante tablas de verdad
2.2.2. Representación en forma canónica
2.3. Conjunto de funciones de dos variables

3. FUNCIONES Y PUERTAS LÓGICAS

3.1. Función AND
3.2. Función OR
3.3. Función NOT (puerta lógica inversora)
3.4. Función NAND
3.5. Función NOR
3.6. Función SEGUIDOR o puerta buffer
3.7. Función XOR
3.8. Función XNOR
3.9. Simplificación de puertas lógicas
3.9.1. Método algebraico de simplificación
3.9.2. Método de Karnaugh de simplificación

4. SISTEMAS DIGITALES

©MELC S.A.
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

5. SISTEMAS COMBINACIONALES
5.1. Codificador
5.2. Decodificador
5.3. Multiplexores
5.4. Demultiplexores
5.5. Comparadores
5.6. Generador/Detector de paridad
5.7. Circuitos aritméticos

6. SISTEMAS SECUENCIALES
6.1. Sistemas secuenciales asíncronos. Biestable RS
6.2. Sistemas secuenciales síncronos
6.2.1. Biestable JK
6.2.2. Biestable T
6.2.3. Biestable D
6.3. Registros y contadores
6.3.1. Registros
6.3.2. Registros de desplazamiento
6.3.3. Contadores

BIBLIOGRAFÍA

WEBGRAFÍA

GLOSARIO

ESQUEMA

RESUMEN

[Link] 2
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

0. ORIENTACIONES PARA EL ESTUDIO DEL TEMA

El propósito de este tema consiste en abordar el estudio del álgebra de Boole para llegar a conocer la
lógica de circuitos aplicándola a circuitos combinacionales y secuenciales, con el fin de conocer el
diseño de los sistemas digitales en los que se basan los elementos funcionales de un ordenador.

En el estudio de este tema fíjate en primer lugar en el índice del tema, para hacerte una idea de
su estructura, y lee la introducción que te explica claramente el sentido del tema y sus
componentes esenciales. Podrás advertir que es un tema configurado por la respuesta a dos
contenidos: el Álgebra de Boole como modelo matemático a través de sus teoremas y axiomas y
los sistemas digitales como aplicación práctica de la lógica de circuitos. Junto con la lectura y
subrayado de los distintos epígrafes del tema presta especial atención a las orientaciones
recogidas en los cuadros titulados; recuerda que aparecen tras la información del epígrafe del
tema, te ayudarán a discriminar el contenido esencial del tema, del mismo modo los párrafos
marcados con la nota de “importante” dirigen tu estudio a los elementos que debes atender
fundamentalmente.

Comienza la memorización y resumen del tema respondiendo a los interrogantes: ¿qué es el

Álgebra de Boole?, para ello memoriza sus axiomas y teoremas siguiendo las orientaciones de
síntesis que te vamos ofreciendo a lo largo del desarrollo del tema. Continúa respondiendo a
¿cómo se define una función booleana?, donde debes conocer cómo se representan, bien a través
de las tablas de verdad, bien en forma canónica, apoyándote de nuevo en las orientaciones para
recordar los elementos esenciales tratados a lo largo del tema y los aspectos marcados como
“importante”. A continuación, responderás a ¿qué es una puerta lógica y como se representa
mediante una función? Finalmente, deberás preguntarte ¿cómo simplificar puertas lógicas?,
donde deberás conocer los distintos métodos.

En el estudio del segundo componente del tema vinculado a los Sistemas Digitales, primero
debes responder al interrogante ¿qué es un Sistema Digital? Para ello básate en la definición
dada en el tema. A continuación, debes responder a otro interrogante: ¿cuáles son las
características de los Sistemas Digitales Combinacionales? Para ello, básate en el conocimiento
del funcionamiento de codificadores, decodificadores, multiplexores, demultiplexores,
comparadores, generadores de paridad y circuitos aritméticos y, en este punto, explica el diseño
de cada uno de estos elementos mediante la combinación de puertas lógicas estudiadas en el
punto anterior. En tercer lugar, responde a la cuestión ¿qué es un Sistema Digital Secuencial?
Para ello, deberás basarte en el modelo de Huffman, describiendo el funcionamiento de los flip-
flop o biestables, llegando así a distinguir entre circuitos secuenciales síncronos y asíncronos.

Finalmente, debes responder a otro interrogante: ¿con qué tipos de biestables se diseñan los
circuitos digitales secuenciales? En este punto, explica cada uno de los tipos de biestables
expuestos en el tema, haciendo hincapié en su diseño interno, resultado de combinación de
puertas lógicas, así como en su aplicación práctica en contadores y registros.

Termina el tema con una conclusión y una bibliografía.

3 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

1. INTRODUCCIÓN

Este tema pretende el estudio del álgebra booleana para el conocimiento del diseño de circuitos
digitales, distinguiendo entre circuitos digitales combinacionales y secuenciales.

El álgebra booleana fue introducida en 1854 por el matemático inglés George Boole en su
tratado An Investigation on the Laws of Thought, como método simbólico de análisis de la
Lógica humana. En 1939, Shannon, en su obra A Symbolic Analysis of Relay and Switching
Circuits, aplicó por primera vez el álgebra de Boole al estudio de los circuitos eléctricos con
dos estados posibles, denominados circuitos de conmutación. Estos estudios han proporcionado
las bases matemáticas para el diseño de los circuitos básicos digitales, y, por extensión, de los
sistemas actuales basados en computadores.

En su estudio, Luis Eduardo López Medina (2003) establece que, para tener un circuito
adecuado es necesario simplificar la función booleana hasta un mínimo posible, de tal forma
que se utilicen la mínima cantidad de compuertas, sin afectar el funcionamiento del circuito
tanto en entradas como en salidas. Para poder simplificar una función booleana se pueden
aplicar tanto teoremas del álgebra booleana, como el mapa de Karnaugh (Veitch), como
métodos tabulares como el método de Quine-McCluskey.

Tras el repaso de las nociones fundamentales del álgebra booleana y la descripción de las
puertas lógicas utilizadas en los circuitos, pasaremos a estudiar los circuitos básicos que
conforman los sistemas digitales, haciendo hincapié en sus características principales,
descripción funcional y diseño interno. Estos circuitos básicos son la base del diseño de
sistemas digitales más complejos, por lo que su conocimiento es fundamental para acometer el
estudio de cualquier sistema digital de mayor complejidad.

2. ÁLGEBRA BOOLEANA

2.1. Axiomas y teoremas del álgebra de Boole

Una estructura matemática, como puede ser el álgebra de Boole, se construye a partir de un
conjunto de elementos sobre los que se definen unos operadores que permiten realizar
operaciones entre ellos, estableciendo unos postulados o axiomas, que relacionan tanto al
conjunto de elementos como al conjunto de operadores. Los postulados son las hipótesis
iniciales que definen la estructura, y que no se pueden demostrar, y son el punto de partida para
la demostración de los teoremas y propiedades de dicha estructura.

IMPORTANTE: El ÁLGEBRA de BOOLE es una estructura matemática que se construye a

partir de un conjunto de elementos sobre los que se definen unas operaciones, de lo que se
establecen unos axiomas que relacionan dichos elementos con dichos operadores.

El conjunto de postulados más utilizado para definir un álgebra de Boole es el de Huntington

(1904): Para la construcción de un álgebra de Boole, se parte de una estructura algebraica (B,
+, ·), formada por el conjunto de elementos B y los operadores definidos en este, suma y
producto. Se dice que es un álgebra de Boole si cumple los siguientes axiomas:

[Link] 4
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

I. El conjunto B es cerrado con respecto a las dos operaciones:

 a, b  B : a + b  B y a·bB
II. Existe un elemento identidad para las dos operaciones:
aB: a+0=a y a·1=a
III. Las dos operaciones cumplen la propiedad conmutativa:
 a, b  B : a + b = b + a y a·b=b·a

IV. Cada operación es distributiva respecto a la otra:

 a, b, c  B : a · (b + c) = (a · b) + (a · c) y a + (b · c) = (a + b) · (a
+ c)
V. Existe un elemento complementario:
 a  B ,  ā  B tal que a + ā = 0 y a · ā = 1
VI. En el conjunto B existen, al menos, dos elementos diferentes, tal que
 a, b  B, a  b

De los postulados anteriores se deducen un conjunto de propiedades (leyes y teoremas):

 Principio de dualidad: sea E una igualdad entre dos expresiones booleanas y ED otra
igualdad obtenida a partir de E, intercambiando los operadores + y · y los elementos de
identidad 1 y 0. si E es una identidad (igualdad que se verifica para cualquier valor de
sus variables), ED también lo es.
 Ley de idempotencia: para cualquier elemento a en un álgebra de Boole, se verifica que:
a+a=a
a · a=a
 Operaciones con elementos de identidad: para cualquier elemento a en un álgebra de
Boole, se verifica que:
a+1=1
a · 0=0

 Teorema: el complemento de cada elemento es único

 Ley de involución: para todo elemento a de un álgebra de Boole, se cumple: ẫ = a
 Ley de absorción: para cada par de elementos a, b  B, se verifica:
a+b·a=a
a · (b + a) = a
 Leyes de De Morgan: en un álgebra de Boole se verifica que
a + b + c + d + …= ā · ¯b · č · đ · …
a · b · c · d · … = ā + ¯b + č + đ + …
 Teorema de expansión de Shannon: toda función del álgebra de Boole se puede
expresar de la siguiente forma:
f (…, d, c, b, a) = a · f (…, d, c, b, 1) + ā · f (…, d, c, b, 0)
y su identidad dual:
f (…, d, c, b, a) = [a + f (…, d, c, b, 0)] · [ā + f (…, d, c, b, 0)]

5 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

IMPORTANTE: Siguiendo a Huntington, el ÁLGEBRA de BOOLE la podemos definir

como un conjunto cerrado respecto a sus 2 operaciones, formado por 2 o más elementos
distintos y que cumplen las propiedades conmutativas, distributiva, complementario y
elemento identidad.

Al comparar el álgebra de Boole (B, +, ·) con el cuerpo de los números reales (, +, ·), se
encuentran las siguientes diferencias:
 En los postulados del álgebra de Boole no se incluye la propiedad asociativa, en el
cuerpo de los reales, sí
 En el álgebra de Boole, la propiedad distributiva es doble. En los reales, solo del
operador · respecto a +
 En el álgebra de Boole se define un operador llamado complemento lógico, que no
existe en el cuerpo de los reales
 El álgebra de Boole no tiene inversos aditivos ni multiplicativos, por lo que no existen
las operaciones sustracción ni división.

Dependiendo del conjunto B elegido y de cómo se especifiquen las operaciones + y ·, se

pueden definir numerosas álgebras de Boole. Entre ellas, la de mayor interés para el diseño de
circuitos digitales es el álgebra de Boole Bivalente o de Conmutación, denominada así por
estar definida sobre un conjunto con dos elementos B = 0, 1, y las operaciones suma lógica +
y producto lógico ·, determinados en la tabla de verdad siguiente:

a b a+b a·b
0 0 0 0
0 1 1 0
1 0 1 0
1 1 1 1

IMPORTANTE: Se demuestra que la estructura algebraica bivalente (B, +, ·) desarrollada

por Shannon es un álgebra de Boole, al cumplirse los seis postulados de Huntington.

RECUERDA:
 El álgebra de Boole como estructura matemática.
 Los axiomas que ha de cumplir una estructura matemática para que, según
Huntington, sea álgebra de Boole.
 Las leyes o teoremas que se deducen de los postulados de Huntington:
o Principio de dualidad
o Ley de idempotencia
o Operaciones con elementos de identidad
o Teorema: el complemento de cada elemento es único
o Ley de involución
o Ley de absorción
o Leyes de De Morgan
o Teorema de expansión de Shannon

[Link] 6
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

2.2. Funciones lógicas. Representación

Se define una variable como un símbolo que representa a cualquiera de los elementos del
conjunto B sobre el que se ha definido un álgebra de Boole. Así, en el álgebra de conmutación
booleana, una variable a puede tomar los valores 0 y 1, de ahí que se le designe como variable
binaria.

Se define una función booleana como una correspondencia entre Bn y B, de forma que a cada n-
upla de Bn se le hace corresponder con un elemento de B. Una función de conmutación o
función lógica f es una función booleana definida en Bn, cuya imagen pertenece al conjunto B =
0, 1, siendo su valor igual al de una expresión algebraica de variables lógicas unidas
mediante las operaciones de suma lógica +, producto lógico · y el operador complemento. Las
funciones lógicas se representan como:
f = (an, …, a2, a1) = f (…, c, b, a)
donde el valor de f depende de las variables binarias a, b, c, …

2.2.1. Representación mediante tablas de verdad

Las funciones lógicas se pueden representar mediante tablas de verdad, que indican el valor
que toma la función para cada una de las combinaciones de los valores de entrada. La
construcción de la tabla de verdad de una función se hace representando en la columna de más
a la izquierda de la tabla todas las posibles combinaciones de las variables de entrada, y en la
columna de más a la derecha aparecen los valores asignados a la función de salida para cada
combinación de las variables de entrada.

IMPORTANTE: Una misma función lógica puede tener dos representaciones algebraicas
diferentes, pero tendrá una única tabla de verdad. Así, las tablas de verdad nos pueden servir
para establecer equivalencias entre funciones.

2.2.2. Representación en forma canónica

Entre las múltiples expresiones algebraicas con las que se puede representar una función
lógica, destacan dos tipos, según la expresión esté formada por sumas de productos o productos
de sumas. Se define como término canónico de una función lógica a todo producto o suma en
el que aparecen todas las variables en su forma directa a o complementada ā. Por ejemplo, en
una función de tres variables, serían términos canónicos, entre otros, c b a y c+ ā +b. a los
términos producto se les denomina productos canónicos o minterms, a los términos sumas,
sumas canónicas o Maxterms. Una función formada exclusivamente por términos de sumas
canónicas, o bien, de productos canónicos, recibe el nombre de función canónica. Si esta
función tiene n variables, cada uno de sus productos o sumas canónicas tendrá n variables.
Como cada variable se puede representar en su forma directa o complementada, el número de
productos canónicos posibles (o el de sumas) será 2n.

7 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

La tabla siguiente representa las posibles combinaciones de minterms y Maxterms para una
función de tres variables.

Decimal cba minterms Maxterms

0 000 ¯c ¯b ā m0 c + b+ a M7
1 001 ¯c ¯b a m1 c + b+ ā M6
2 010 ¯c b ā m2 c + ¯b+ a M5
3 011 ¯c b a m3 c + ¯b + ā M4
4 100 c¯b ā m4 ¯c + b+ a M3
5 101 c¯b a m5 ¯c + b+ ā M2
6 110 cbā m6 ¯c+¯b + a M1
7 111 cba m7 ¯c+¯b + ā M0

IMPORTANTE: El teorema de expansión o de desarrollo de Shannon afirma que cualquier

función de n variables puede expresarse, mediante un desarrollo único, como una suma de
minterms (primera fórmula) o como un producto de Maxterms (segunda fórmula).

En resumen, para obtener una expresión canónica en forma de productos (minterms), se

utilizarán las combinaciones de variables binarias en las que la función vale 1. si lo que
queremos es obtener una expresión canónica en forma de sumas (Maxterms), se usarán las
combinaciones en las que la función tome valor 0.

2.3. Conjunto de funciones de dos variables

Con n=2 variables se pueden formar 4 términos canónicos (minterms o Maxterms). Dado que
una tabla de verdad de dos variables representa el valor (0 o 1) de la función en cada uno de los
cuatro términos canónicos, las combinaciones diferentes de valores que puede tomar la función
definen 16 tablas de verdad o funciones lógicas distintas, que se representan en la tabla
siguiente:

ba f0 f1 f2 f3 f4 f5 f6 f7 f8 f9 f10 f11 f12 f13 f14 f15

0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
01 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
10 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
11 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

Dichas funciones se clasifican como sigue:

 Funciones constantes:
o Función nula: f0 = 0
o Función unidad: f1 =1
 Funciones variables simples:
o Funciones de transferencia: f10 = a y f12 = b
o Funciones de complementación: f3 = ¯b y f5 = ā

[Link] 8
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

 Funciones con la operación producto:

o AND: f8 = b a
o Inhibición: f2 = ¯b a y f4 = b ā
o NOR: f1 = ¯b ā = b + a
 Funciones con la operación suma:
o OR: f14 = b + a
o Implicación: f11 = ¯b + a y f13 = b + ā
o NAND: f7 = ¯b + ā = b a
 Funciones con la operación producto y suma:
o XOR: f6 = b ā + ¯b a = b  a
o XNOR: f9 = ¯b ā + b a = b A a

RECUERDA
 Hay dos formas de representar una función lógica: mediante tablas de verdad o
mediante representación de formas canónicas.
 Mediante tablas de verdad:
o Una función lógica se puede representar mediante tablas de verdad.
o La tabla de verdad indica qué valor toma la función para cada uno de los valores de
la entrada.
o Una misma función puede tener dos representaciones algebraicas diferentes, pero
una sola tabla de verdad.
 Mediante forma canónica:
o Hay dos tipos de expresiones algebraicas para representar una función lógica:
Suma de productos y Productos de sumas.
o La función canónica es la formada únicamente por Maxterm (suma canónica) o
miniterm (producto canónico).
o El Teorema de Expansión de Shannon afirma que cualquier función se puede
expresar como suma de miniterm o como producto de Maxterm.

3. FUNCIONES Y PUERTAS LÓGICAS

Tras el breve repaso que acabamos de hacer del álgebra booleana, ha llegado el momento de
aplicarla a nuestros sistemas electrónicos. La realización práctica de las funciones lógicas se
realiza mediante dispositivos electrónicos denominados puertas lógicas, que son los
componentes básicos de la electrónica digital. Las puertas lógicas proporcionan, generalmente
en su salida, unos niveles de tensión en función de las tensiones presentes en sus entradas.
Estos niveles son diferentes según la tecnología constructiva, y varían de unos dispositivos
otros. El conocimiento preciso de estos valores de tensión no es relevante en las operaciones
lógicas, aunque sí los rangos de tensiones entre los que operan las entradas y salidas de una
puerta lógica. Es lo que denominamos niveles lógicos, que son alto (VH) o bajo (VL).
Arbitrariamente, se asignan los valores 1 y 0 a estos niveles. En la figura se muestran los
convenios de lógica positiva y negativa.

9 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

Lógica positiva Lógica negativa

V V

0 0
VH uno lógico VH uno lógico VH cero lógico VH cero lógico

VL cero lógico VL cero lógico VL uno lógico VL uno lógico

0
-V -V -V

Figura 1

Para la representación gráfica de las puertas se aplican las normas IEEE 91-1973 y la IEEE 91-
1984.

Figura 2

IMPORTANTE: Funciones implementadas en puertas lógicas normalizadas en el diseño

digital son: AND, OR, NOT, NAND, NOR, SEGUIDOR, XOR y XNOR.

A continuación, estudiaremos en detalle cada una de las puertas lógicas mencionadas.

3.1. Función AND

La salida de una puerta AND vale 1 solo si todas y cada una de las variables de entrada son
simultáneamente 1 (o bien, por el principio de dualidad, la salida será 0 si una cualquiera de las

[Link] 10
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

variables de entrada es 0). La función AND efectúa la operación de producto o intersección de

conjuntos (la intersección de conjuntos es otro conjunto formado por los elementos comunes a
los dos).
IMPORTANTE: La función AND realiza la operación de producto lógico, que se denota
con el símbolo “·”, que se lee “y” o “por”.

Desde el punto de vista del conexionado eléctrico, se interpreta como un número de

interruptores en serie, que simbolizan las variables de entrada. La tabla de verdad de la puerta
AND es la siguiente:

ba S
0 0 0
01 0
10 0
11 1

El cronograma, por su parte, se describe en la figura siguiente:

a
0
t a

b b
0
t

1 S

S
0
t Figura 3

La expresión algebraica de una puerta AND es: S = f (…, c, b, a) = …c b a

Los circuitos comerciales más representativos son: 7408 (cuádruple de dos entradas), 7409
(cuádruple de dos entradas con salidas colector abierto), 7411 (triple de tres entradas), 7415
(triple de tres entradas con salidas colector abierto), 7421 (doble de cuatro entradas).

3.2. Función OR

La salida de una puerta OR vale 0 solo si todas y cada una de las variables de entrada son
simultáneamente 0 (o bien, por el principio de dualidad, la salida será 1 si una cualquiera de las
variables de entrada es 1). La función OR efectúa la operación de suma o unión de conjuntos
(la unión de conjuntos es otro conjunto formado por todos los elementos de ellos).

11 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

IMPORTANTE: La función OR realiza la operación de suma lógica, que se denota con el

símbolo “+”, que se lee “o” o “más”.

Desde el punto de vista del conexionado eléctrico, se interpreta como un número de

interruptores en paralelo, que simbolizan las variables de entrada. La tabla de verdad de la
puerta OR es la siguiente:

ba S
0 0 0
01 0
10 0
11 1

El cronograma, por su parte, se describe en la figura siguiente:

a
0
t a

b b
0
t

1 S

S
0
t Figura 4

La expresión algebraica de una puerta OR es: S = f (…, c, b, a) = …+ c+ b+ a

Los circuitos comerciales más representativos son: 7432 (cuádruple de dos entradas).

3.3. Función NOT (puerta lógica inversora)

Una puerta lógica inversora tiene solo una entrada, y la salida es el complemento de la entrada,
es decir, si la entrada vale 1, la salida será 0, y si la entrada vale 0, la salida será 1.
IMPORTANTE: La función NOT efectúa la operación de inversión o complemento de
conjuntos. El conjunto complementario de otro está formado por todos los elementos del
conjunto universal no contenidos en aquel.

Desde el punto de vista del conexionado eléctrico, se representa mediante un interruptor

normalmente cerrado. La salida solo tendrá nivel de tensión +V cuando no se cambie el estado
del interruptor ā. La tabla de verdad de la puerta NOT es la siguiente:

[Link] 12
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

a S
0 1
1 0

El cronograma es el siguiente:

a
0
t a

S S
0
t

Figura 5

La expresión algebraica de una puerta NOT es: S = f (a) = ā

Los circuitos integrados comerciales más representativos son: 7404 (inversor séxtuple),
7405/6/16 (inversor séxtuple con salidas colector abierto).

3.4. Función NAND

La salida de una puerta NAND es el complemento de la puerta AND. Vale 0 solo si todas y
cada una de las variables de entrada son simultáneamente 1 (o bien, por el principio de
dualidad, la salida será 1 si una cualquiera de las variables de entrada es 0). La función NAND
produce el resultado inverso o complementado del producto de conjuntos (el complemento de
la intersección de conjuntos es otro conjunto formado por los elementos no comunes a ellos).

IMPORTANTE: La función NAND realiza la operación de complemento del producto

lógico, que se lee “inverso del producto de a1 por…”.

Desde el punto de vista del conexionado eléctrico, se interpreta como un número de

interruptores en serie al que se añade un elemento que complemente el resultado, o bien, por el
teorema de De Morgan, los elementos complementarios se colocan en serie. La tabla de verdad
de la puerta NAND de dos variables de entrada es la siguiente:

ba S
0 0 1
01 1
10 1
11 0

13 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

El cronograma, por su parte, se describe en la figura siguiente:

a
0
t a

b b
0
t

1 S

S
0
t Figura 6

La expresión algebraica de una puerta NAND es: S = f (…, c, b, a) = …c b a

Los circuitos comerciales más representativos son: 7400 (cuádruple de dos entradas),
7401/3/26/38/39 (cuádruple de dos entradas con salidas colector abierto), 7410 (triple de tres
entradas), 7412 (triple de tres entradas con salidas colector abierto), 7420 (doble de cuatro
entradas), 7430 (ocho entradas), 74133 (trece entradas).

3.5. Función NOR

La puerta NOR es el complemento de la puerta OR. La salida de una puerta NOR vale 1 solo si
todas y cada una de las variables de entrada son simultáneamente 0 (o bien, por el principio de
dualidad, la salida será 0 si una cualquiera de las variables de entrada es 1). La función NOR
produce el resultado inverso o complementado de la unión de varios conjuntos. La operación
complemento de la unión de conjuntos es otro conjunto formado por los elementos que no
pertenecen a ninguno de los dos.
IMPORTANTE: La función NOR realiza la operación de complemento de la suma lógica,
que se lee “inverso de la suma de a1 más…”.

Desde el punto de vista del conexionado eléctrico, se representa colocando los interruptores en
paralelo y agregando un elemento que complemente el resultado, o bien, por De Morgan,
colocando los complementarios en serie. La tabla de verdad de la puerta NOR es la siguiente:

ba S
0 0 1
01 0
10 0
11 0

[Link] 14
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

El cronograma, por su parte, se describe en la figura siguiente:

a
0
t a

b b
0
t

1 S

S
0
t Figura 7

La expresión algebraica de una puerta NOR es: S = f (…, c, b, a) = …+ c+ b+ a

Los circuitos comerciales más representativos son: 7402 (cuádruple de dos entradas), 7427
(cuádruple de tres entradas), 7425 (doble de cuatro entradas), 74260 (doble de cinco entradas).

3.6. Función SEGUIDOR o puerta buffer

Una función lógica seguidor o puerta buffer solo tiene una entrada, y su salida es igual a la
entrada, esto es, vale 1 si la entrada es 1 y 0 si la entrada es 0. Aunque la función seguidora no
efectúa ninguna operación lógica sobre la entrada, se justifica su uso en las aplicaciones en las
que se requiere aumentar la corriente para excitar a dispositivos que así lo requieran.

IMPORTANTE: La función seguidora representa en sí al conjunto a, y está formada por

sus elementos.

Desde el punto de vista del conexionado eléctrico, se interpreta como un interruptor

normalmente abierto. La tabla de verdad de la puerta AND es la siguiente:

a S
0 0
1 1

15 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

El cronograma se describe en la figura siguiente:

a
0
t a

S S
0
t
Figura 8

La expresión algebraica de una puerta SEGUIDOR es: S = f (a) = a

Los circuitos comerciales más representativos son: 7407/17 (buffer séxtuple).

3.7. Función XOR

La salida de una puerta XOR vale 1 cuando el número de entradas con valor 1 sea impar, y 0
cuando el número de entradas con valor 1 sea par. En el caso particular de dos entradas, la
salida valdrá 1 cuando una de las entradas valga 1 y la otra 0 (es decir, tengan valores
distintos).

IMPORTANTE: La función XOR efectúa la operación b o a, pero no ambas (conjunto

formado por los elementos que pertenecen a uno y otro conjunto, pero no son comunes a los
dos). Se denota con el símbolo “”, que se lee “OR exclusiva”.

Desde el punto de vista del conexionado eléctrico, la función para dos entradas se interpreta
como dos conjuntos de dos interruptores en serie, abierto y cerrado y viceversa, colocados en
paralelo. La tabla de verdad de la puerta XOR es la siguiente:

ba S
0 0 0
01 1
10 1
11 0

[Link] 16
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

Y su cronograma es:

a
0
t a

b b
0
t

1 S

S
0
t Figura 9

La expresión algebraica de una puerta XOR es: S = f (…, c, b, a) = … c b  a

Los circuitos comerciales más representativos son: 7486 (cuádruple de dos entradas), 74136
(cuádruple de dos entradas con salidas colector abierto).

3.8. Función XNOR

Se puede definir esta puerta como aquella que proporciona un 1 lógico, solo si las dos entradas
son iguales, esto es, 0 y 0 o 1 y 1 (2 encendidos o 2 apagados).

Su representación algebraica es

Su tabla de verdad es la siguiente:

Tabla de verdad puerta XNOR

Entrada A Entrada B Salida

0 0 1

0 1 0

1 0 0

1 1 1

3.9. Simplificación de puertas lógicas

Existe una relación directa entre la complejidad de la red de puertas que constituyen un circuito
lógico determinado y la complejidad de su expresión booleana.

17 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

IMPORTANTE: El objetivo de la simplificación de un circuito lógico consiste en minimizar

su expresión para conseguir una implementación que utilice un número mínimo de puertas
lógicas conectadas adecuadamente.

A la hora de valorar las prestaciones de un sistema digital se deben tener en cuenta dos
aspectos. El primero de ellos es la velocidad de respuesta, que disminuye con el retardo que
sufre la señal al propagarse por los niveles o número de puertas que componen el camino más
largo entre las entradas y las salidas del sistema. El otro factor es el coste, que se reduce
utilizando un número mínimo de puertas, lo que lleva a menos interconexiones y circuitos
impresos más simples. Por estos dos motivos, la simplificación del circuito es muy importante.

IMPORTANTE: No existe un método único de simplificación.

Algunos lenguajes de alto nivel (tipo VHDL) posibilitan la realización física de cualquier
función lógica a partir de sistemas funcionales complejos, implementados en circuitos
integrados.

Para determinar cuándo una expresión booleana es la más simple de todas las equivalentes a
ella, se adopta el criterio e función mínima, que establece que una expresión está minimizada
cuando, expresada en forma canónica, tenga el mínimo número de términos y el mínimo
número de variables en cada término. Los métodos de minimización de funciones más
utilizados son el método algebraico y el método de Karnaugh.

3.9.1. Método algebraico de simplificación

Consiste en la aplicación analítica de los teoremas y axiomas del álgebra de Boole, con el
objetivo de eliminar términos y variables. Tiene el inconveniente de ser poco sistemático, muy
subjetivo, y, por tanto, no siempre se llega de forma fácil a la expresión minimizada, e, incluso,
a identificarla cuando se obtiene. Se buscan dos términos canónicos adyacentes de n variables,
es decir, aquellos que solo se diferencien en el estado de una de sus variables (que aparecerá
negada en uno y sin negar en otro). Al aplicar la propiedad distributiva y los postulados de
Huntington, se simplifica esa variable. El método de Karnaugh, que veremos a continuación,
utiliza también esta propiedad, determinando términos canónicos adyacentes para ser
simplificados.

IMPORTANTE: Se debe tener en cuenta con este método que no siempre una expresión
simplificada es mínima, y que la minimización de una función lógica no tiene por qué ser
única.

3.9.2. Método de Karnaugh de simplificación

Este método fue enunciado por Veitch en 1952, y modificado al año siguiente por Karnaugh,
ingeniero de IBM. Se basa en la construcción de los diagramas o mapas de Karnaugh. Un mapa
de Karnaugh es similar a una tabla de verdad, y muestra todos los valores posibles de las

[Link] 18
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

variables de entrada, y la salida resultante parta cada valor. Está organizado como una
secuencia de celdas, en la que cada una representa un valor binario de las variables de entrada.
Las celdas se disponen de manera que la simplificación de una determinada expresión consiste
en agruparlas adecuadamente. Cada celda representa un término canónico, y están dispuestos
de forma que los cuadros adyacentes en horizontal y vertical representan términos canónicos
adyacentes, que se pueden simplificar en una variable.

IMPORTANTE: Los mapas de Karnaugh se pueden utilizar para simplificar expresiones de

dos a seis variables. Para un número de variables mayor se utiliza el método de Quine-
McClusky.

El procedimiento de simplificación es el siguiente:

1. Se dibuja el correspondiente mapa según el número de variables que tenga la función.
2. Según cómo esté representada la función canónica a representar, en minterms o
Maxterms, se escribirá un 1 en las celdas correspondientes a los minterms de la función,
o un 0 en caso de los Maxterms (normalmente se elige la representación con menor
número de términos canónicos).
3. Se eligen las adyacencias, cumpliendo las reglas siguientes:
a. Para funciones con n variables, se formarán las adyacencias agrupando unos o
ceros en potencias de 2 (1, 2, 4, …, 2n). la simplificación será máxima cuando
se definan el mínimo número de adyacencias de mayor orden (el menor número
de grupos con el mayor número de términos en cada uno de ellos)
b. Para formar una adyacencia de orden m se debe cumplir que cada una de las 2m
celdas incluidas en un grupo sean adyacentes a otras m celdas el mismo grupo.
Esta condición solo se cumple cuando las celdas que forman l grupo tengan una
disposición en cuadrado o rectángulo
c. Las adyacencias deben cubrir a todos los términos de la función
d. Se pueden incluir celdas ya incluidas en otros grupos, si con ello se consigue
una simplificación mayor
e. Aquellas adyacencias que son las únicas que pueden cubrir un término canónico
se denominan adyacencias esenciales. Las adyacencias esenciales deben
pertenecer a la función simplificada. En el mapa de Karnaugh, se identifica
como la agrupación posible con mayor número de términos que sea la única que
puede abarcar un término canónico o celda.
f. Se eliminan los grupos cuyos términos al completo pertenecen a otros grupos
4. Cada grupo señalado da lugar a una adyacencia o término simplificado en el que se ha
eliminado la variable o variables cuyo valor es 1 en la mitad de las celdas del grupo y 0
en la otra mitad.

En general, para la realización práctica de un circuito con el mínimo número de puertas, se

aconseja realizar la simplificación en minterms y Maxterms, para ver qué función simplificada
resulta más sencilla. En la sección de ejercicios se propone un ejemplo de simplificación
utilizando el método de Karnaugh, que clarificará bastante lo expuesto más arriba.

19 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

En el caso de funciones incompletas o con indiferencias (aquellas que pueden tomar

indistintamente valores 1 o 0), el proceso de simplificación sigue siendo el mismo, aunque con
la siguiente consideración: en el método de Karnaugh se incluyen tanto los términos canónicos
como los indiferentes, que se representan como X. Se procede igual, formando el mínimo
número de grupos compuestos por el mayor número de unos/ceros que sea potencia de 2. La
diferencia consiste en añadir los términos indiferentes para construir estos grupos.

RECUERDA
 Las puertas lógicas proporcionan en su salida unos niveles de tensión en función de
las tensiones presentes en su entrada.
 La función AND realiza la operación de producto lógico.
 La función OR realiza la operación de suma lógica.
 La función NOT realiza la operación de inversión o complemento.
 La función NAND realiza la operación de complementar el producto lógico.
 La función NOR realiza la operación de complementar la suma lógica.
 La función SEGUIDOR no realiza una operación lógica propiamente dicha.
 La función XOR realiza la operación b o a, pero no ambas.
 La función XNOR realiza la operación de complementar la XOR.
 Se deben simplificar las funciones lógicas para disminuir la complejidad de la red de
puertas que diseñan un circuito lógico.
 Los métodos de simplificación usados son: Método algebraico y Método de
Karnaugh.
 El método algebraico es la aplicación analítica de los teoremas del álgebra de Boole;
la función minimizada resultante no tiene por qué ser única.
 El método de Karnaugh consiste en un mapa donde cada celda representa un término
canónico.

4. SISTEMAS DIGITALES

Un sistema es un conjunto de elementos que contribuyen a un único fin. Un sistema digital es

un conjunto de elementos digitales interconectados (formando una estructura) y que presentan
un comportamiento propio, descrito por las funciones lógicas estudiadas más arriba, y
representado en tablas de verdad y cronogramas.

Podemos diferenciar tres niveles de diseño:

1. Arquitectura: identifica los elementos de mayor nivel, describiendo su comportamiento
y estructura.
2. Lógico: estudia la estructura interna de los componentes definidos en la arquitectura. El
diseño a este nivel depende poco de la tecnología del dispositivo físico. Es el punto de
vista de este apartado.
3. Físico: se ocupa de la realización física de los subsistemas lógicos, agrupados en
circuitos integrados.

[Link] 20
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

IMPORTANTE: Los sistemas y subsistemas digitales se implementan en circuitos

integrados, que se fabrican sobre pequeñas piezas de silicio y se encapsulan en materiales
plásticos o cerámicos.
Las entradas y salidas de los circuitos se conectan a un conjunto de terminales metálicos
externos. Se pueden clasificar como sigue:
 Circuitos con funciones lógicas elementales, de escala de integración reducida (SSI),
de 1 a 12 puertas.
 Circuitos con funciones lógicas más complejas y de aplicación general (MSI), de 13 a
99 puertas.
 Circuitos con funciones lógicas muy complejas y de aplicación específica (LSI), por
ejemplo, primeros microprocesadores (8080, 6800, etc.). Llevan más de 1.000
transistores por mm2.
 Circuitos con densidades de integración mayores de 10.000 transistores/mm2 (VLSI),
como los microprocesadores de 16 bits (68000, 8086, etc.).
 Circuitos con densidades mayores de 100.000 transistores/mm2 (ULSI), como los
microprocesadores Pentium IV.

A la hora de estudiar “físicamente” los circuitos con puertas lógicas, hay que tener en cuenta
dos aspectos. En primer lugar, los valores 0 y 1 de entrada y salida se corresponden con
intervalos de tensión, que suelen ser 2-5V para 1 y 0-0,8V para 0. Por otro lado, estos circuitos
están construidos con transistores y diodos que funcionan en estados de conducción, o
saturación y no conducción, o corte, y el paso de uno a otro no es instantáneo, sino que
aparece siempre un tiempo de retardo de algunos nanosegundos.

A continuación, estudiaremos los dos tipos de sistemas digitales que existen: combinacionales
y secuenciales. Describiremos un conjunto de bloques MSI de uso ampliamente extendido,
comentando sus características más sobresalientes y sus aplicaciones comunes.

5. SISTEMAS COMBINACIONALES

IMPORTANTE: Un sistema combinacional es aquel sistema lógico cuya salida en todo

instante de tiempo depende única y exclusivamente de los valores binarios que adopten las
variables de entrada.

Sea C un circuito combinacional con n variables de entrada (X1, X2, …, Xn) y m variables de
salida (Z1, Z2, …, Zn). Cada variable de salida Z se puede considerar como una función lógica
que aplica las 2n combinaciones especificadas por (X1, X2, …, Xn) sobre el conjunto 0,1. Esto
se indica explícitamente escribiendo la variable de salida de la forma Zi (X1, X2, …, Xn). El
comportamiento del sistema queda definido mediante las funciones lógicas (Z1, Z2, …, Zn) o
mediante las tablas de verdad de estas funciones.

Los sistemas combinacionales se realizan físicamente mediante las puertas lógicas estudiadas
en el apartado 2, utilizando métodos como el de Karnaugh para simplificar lo más posible su

21 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

diseño. Siempre que se disponga de las variables de las que depende la función de forma
directa y complementada, cualquiera de las dos representaciones se puede realizar con dos
niveles de puertas. En el primer caso (sumas de productos), cada uno de los productos se
realiza con una puerta AND de tantas entradas como variables tenga el término producto
(primer nivel), y la suma de estos productos, con una puerta OR, de tantas entradas como
productos tenga la función (segundo nivel). Los circuitos de este tipo se llaman AND-OR. El
caso de productos de sumas es análogo, y se corresponde con un circuito OR-AND.

Las operaciones elementales definidas en el álgebra de Boole son AND, OR y NOT. Las
puertas NAND y NOR son puertas universales, en el sentido de que solo con puertas NAND o
solo con puertas NOR se pueden generar las tres operaciones lógicas elementales anteriores.
De esto se concluye que cualquier función lógica puede materializarse solo con puertas NAND
o NOR. Las equivalencias se muestran en la figura siguiente.

equivale a NOT

equivale a AND

OR
equivale a

Figura 10

5.1. Codificador

IMPORTANTE: Un codificador es un circuito combinacional de m entradas y n salidas.

Cada una de las variables de entrada tiene asignado un número de orden de 0 a m-1. Cuando
una de las entradas se activa a nivel lógico 1 (o 0, dependiendo del caso), y el resto de entradas
permanecen en el estado contrario, en las n líneas de salida aparece una composición binaria
que indica, en un determinado código, en número de orden de la línea de entrada activada. A
esta combinación se le suele llamar también dirección de línea activada. Normalmente, los
códigos utilizados en las líneas de salida son el binario natural (con m=2n) y el BCD (con m=10
y n=4).

[Link] 22
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

Los codificadores se diseñan para codificar símbolos diversos y caracteres alfanuméricos. En la

figura 11 se muestra el diagrama de bloque de un codificador genérico y de uno 8x3 (por
ejemplo, de número octal a binario), con su tabla de verdad.

Habitualmente, encontraremos codificadores prioritarios, es decir, aquellos en los que las

salidas representan el código binario correspondiente a la entrada activa que tenga mayor
número de orden, en caso de que varias estén activas simultáneamente. En la tabla de verdad se
marcarán con x las entradas que no afectan al estado de la salida (indiferentes).

Algunas de las aplicaciones típicas de los codificadores son:

 Codificadores de teclado: codifican el número decimal pulsado en el teclado a su
correspondiente BCD.
 Interrupciones de la CPU a los periféricos.

D0 D1 D2 D3 D4 D5 D6 D7 X Y Z 1 0 0 0 0 0 0 0
D0
0 0 0 x 1 0 0 0 0 0 0 0 0 1 x x 1 0 0 0 0
D1 X 0 0 1 0 x x x 1 0 0 0 0 0 1 1 x x x x 1 0
D2 0 0 1 0 0 x x x x x 1 0 0 1 0 1 x x x x x
Codificador
D3 Y x 1 0 1 1 0 x x x x x x x 1 1 1 1
D4 8x3
D5 Z
D6
D7

2n n
Codificador
2n x n

Figura 11

5.2. Decodificador

IMPORTANTE: Un decodificador es un circuito combinacional de n entradas y m salidas.

Cada una de las variables de salida tiene asignado un número de orden de 0 a m-1. Si las n
entradas se activan con una combinación binaria de n bits, se activa la salida cuyo orden
coincide con el expresado en la combinación de entrada. Los códigos utilizados en las líneas de
salida son el binario natural (con m=2n) y el BCD (con m=10 y n=4).

Los decodificadores reales tienen una entrada adicional de habilitación (enable). El

decodificador actúa como tal siempre que esta entrada tenga el valor adecuado. En otro caso,
está deshabilitado, y mantiene las salidas fijas, independientemente del valor de las entradas.
En la mayoría de los casos, los decodificadores tienen las entradas activas a nivel alto y las
salidas y la entrada enable a nivel bajo.

23 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

E I2 I1 I0 D0 D1 D2 D3 D4 D5 D6 D7 0 0 0 0 1
D0
0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0
I2 D1 0 1 0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 1 0 0
Decodificador
D2 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 1 0
I1 D3 0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 1
3x8 D4
I0 D5 1 1 0 0 0 0 0 0 0 1 1 x x x 0 0 0 0 0 0 0
D6 0
D7

n 2n
Decodificador
n x 2n

Figura 12

Es corriente encontrar en el mercado decodificadores integrados de hasta dieciséis salidas

(cuatro entradas). Algunas de las aplicaciones típicas de los codificadores son:
 Realización de mapas de memoria y de entrada/salida en un computador.
 Realización de funciones booleanas.
 Demultiplexores

5.3. Multiplexores

IMPORTANTE: Un multiplexor (MUX) es un circuito combinacional con m entradas, una

salida y n entradas de selección.
Los multiplexores (MUX) son dispositivos que permiten dirigir la información procedente de
diversas fuentes a una única línea para ser transmitida a través de ella a un destino común.

El multiplexor típico posee varias líneas de entrada de datos y una única línea de salida.
También posee entradas de selección de datos, que permiten conmutar los datos digitales
procedentes de cualquier entrada hacia la línea de salida. Dado que los datos pueden ser
seleccionados desde cualquier línea de entrada, estos dispositivos también se conocen como
selectores de datos. En la figura se muestra el símbolo lógico de un multiplexor general, así
como uno de cuatro entradas y su tabla de verdad.

Las aplicaciones básicas de los multiplexores en el campo de la Informática son:

 Selector de palabras en la CPU, conexión de los registros de la UAL y la unidad de
control a los registros internos.
 Realización de funciones booleanas.

[Link] 24
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

S0
S1 D0 D1 D2 D3 Y 0 0 1/0 x x x D0 0 1 x
D0 1/0 x x D1 1 0 x x 1/0 x D2 1 1 x x x 1/0
Multiplexor
D3
D1
4x1 Y
D2

D3

S1 S1

2n 1
Multiplexor
2n x 1

Figura 13
n

5.4. Demultiplexores

IMPORTANTE: Un demultiplexor (DEMUX) es un circuito combinacional con una

entrada, m salidas y n entradas de selección (m=2n).

La señal presente en la entrada pasa a la salida especificada (por su número de orden) en las
entradas de selección. Básicamente, realiza la función inversa a un multiplexor, es decir, el
encaminamiento de datos desde una fuente común hacia uno entre varios (2 n) destinos. Dado
que los datos se recogen de una línea y los distribuye a un número determinado de líneas de
salida, también se conocen como distribuidores de datos. Se puede decir que la estructura
lógica de un demultiplexor coincide con la de un decodificador con entrada de habilitación. Por
esta razón, en la práctica no se hacen diseños de demultiplexores, sino que se obtienen a partir
de decodificación tomando la entrada enable como entrada de datos. Es muy común la
expansión modular de demultiplexores, por medio del ensamblaje de varios decodificadores.

5.5. Comparadores

IMPORTANTE: La función principal de un comparador consiste en comparar las

magnitudes de dos cantidades binarias para determinar su relación.

En su forma más sencilla, determina si dos números son iguales. Las forma de comparar es
hacerlo con cada uno de los dígitos del número, de los de mayor peso a los de menos, hasta
encontrar dos que sean distintos. Existen circuitos comparadores que, además de una salida que
indica si los dos números son iguales, poseen otra para señalar cuál de los dos es mayor. En la
figura 14 vemos un ejemplo, así como la correspondiente tabla de verdad, de un comparador

25 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

genérico de un bit, con dos entradas A y B y tres salidas, E (equal), G (greater) y L (less).
También se muestra su esquema lógico y las funciones que responden a esta tabla de verdad.

En este circuito se realiza la comparación bit a bit, comenzando por los más representativos,
con lo que se pueden dar las siguientes situaciones:
 Si A3 = 1 y B3 = 0, entonces A es mayor que B
 Si A3 = 0 y B3 = 1, entonces A es menor que B
 Si A3 = B3, entonces es necesario examinar los siguientes bits de orden inmediatamente
menor

A B E G L 0 0 1 0 0 0 1 0 0 1 1 0 0 1
Comparador 0 1 1 1 0 0 G = A ¯B
A0 E = ¯A ¯B + A B = A A B
L = ¯A B
A1
A A>B G
A2

A3
A=B E

A<B L
B0

B1
B
B2 G

B3
A
E
B

Figura 14

5.6. Generador/Detector de paridad

Cuando se transfieren datos digitales de un punto a otro de un circuito se pueden producir

errores, que se manifiestan en cambios no deseados en alguno(s) de los bits que conforman el
mensaje, debido a un mal funcionamiento de los componentes del circuito o al ruido. Los
generadores/detectores de paridad se utilizan para solventar este problema. Estos circuitos se
utilizan indistintamente como generadores o detectores, pues las funciones son
complementarias: la función de generación de paridad es equivalente a la de detección de
paridad impar, y viceversa. En la figura vemos el símbolo lógico y la tabla de verdad de un
generador de paridad de 8 bits, dotado de entradas de control TP (par) y TI (impar), mediante
las cuales se determina el criterio de paridad.

[Link] 26
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

IMPORTANTE: Los generadores/detectores de paridad se utilizan para detectar los errores

en la transmisión de datos digitales.

Número de entradas (D0 …D7) a nivel alto

D0
Entradas
D1 PP Salidas TP TI PP PI Par 1 0 1 0 Impar
D2
Generador /
1 0 0 1 Par 0 1 0 1 Impar 0 1 1 0 x 1 1
D3 0 0 x 0 0 1 1
D4 Detector de
paridad
D5 PI
D6
D7

TP TI
Figura 15

5.7. Circuitos aritméticos

IMPORTANTANTE: Con este nombre se entiende una serie de circuitos combinacionales

que realizan operaciones aritméticas y lógicas con palabras de varios bits.

Los códigos más utilizados son el binario natural sin signo y el complemento a dos. Ejemplos
de esos circuitos son los sumadores, restadores, etc. de un bit, que pueden adaptarse para un
número mayor de bits por ensamblado.

Las funciones aritmético y lógicas más útiles se pueden combinar en un único circuito
integrado, denominado circuito aritmético-lógico. En la figura vemos un diagrama de bloques
de un circuito de este tipo que procesa palabras de 4 bits, siendo A y B los datos de entrada, y R
el resultado. Las tres entradas S2, S1, y S0, permiten escoger la función a realizar, según la tabla.
Para ampliar el tamaño de las palabras procesadas, se dispone de las señales Cin (acarreo de la
etapa precedente) y Cout (acarreo para la etapa siguiente), que permiten poner varios de estos
circuitos en cascada.

27 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

R
Selección de función Función a
4
realizar S2 S1 S0 0 0 0 R←
0000 Borrado 0 0 1 R ← A-B Resta 0 1 0 R
Cin ← -A Cambio signo 0 1 1 R←
A+B Suma 1 0 0 R ← A XOR
Cout
ALU de 4 bits B XOR 1 0 1 R ← A OR B OR 1 1 0 R←A
Selección de AND B AND 1 1 1 R ← 1111 Puesta a 1
función S 3

4 4

A B

Figura 15

RECUERDA
 Un sistema digital es un conjunto de elementos digitales interconectados que presentan
un comportamiento propio descrito por las funciones lógicas.
 Los sistemas digitales se clasifican en sistemas combinacionales y sistemas
secuenciales.
 Los SISTEMAS COMBINACIONALES son aquellos cuya salida depende
exclusivamente de los valores de sus entradas. Hay distintos tipos:
 CODIFICADOR. Circuito combinacional de m entradas y n salidas.
 DECODIFICADOR. Circuito combinacional de n entradas y m salidas.
 MULTIPLEXOR. Circuito combinacional de 2n entradas, una salida y n entradas de
selección para conmutar las 2n entradas en la única salida.
 DEMULTIPLEXOR. Circuito combinacional de 1 entrada, 2 n salidas y n entradas
de selección que encaminan los datos de una fuente común a las 2 n salidas.
 COMPARADORES. Circuito combinacional que comparan dos magnitudes binarias
para determinar su relación.
 GENERADOR/DETECTOR PARIDAD. Circuitos combinacionales que detectan la
presencia de fallos en una transmisión de datos digitales.
 CIRCUITOS ARITMÉTICOS. Circuitos combinacionales que realizan operaciones
aritméticas y lógicas con palabras de varios bits.

[Link] 28
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

6. SISTEMAS SECUENCIALES

En muchos sistemas digitales son necesarios circuitos capaces de almacenar información y

realizar algunas operaciones lógicas o matemáticas sobre los datos. Las salidas de estos
circuitos son funciones que dependen de las entradas externas y de la información almacenada
en el instante considerado, son los circuitos o sistemas secuenciales. Ejemplos típicos del uso
de estos circuitos son el control de un ascensor (que debe recordar la secuencia de pisos por los
que tendrá que pasar), sistemas de control de semáforos en carreteras y ferrocarriles, códigos
de seguridad, y, en particular, en el mundo informático, las memorias y la CPU.

IMPORTANTE: Un sistema secuencial es un dispositivo capaz de realizar una función en

una secuencia de pasos más sencillos, recordando los resultados parciales. Su salida en cada
momento depende las entradas y de la evolución anterior del sistema, representada por su
estado interno.

El modelo de Huffman es muy útil para representar circuitos secuenciales. Consta de dos pares
generales: un circuito combinacional C y un conjunto de elementos de memoria M. el estado
interno del circuito se define como la información almacenada en la memoria M. la ventaja de
este modelo es que el diseño se puede reducir a dos pasos independientes:

 Identificar los estados M y las transiciones requeridas

 Diseñar el circuito combinacional C para producir las transiciones internas y las señales
de salida deseadas.

La célula elemental de memoria de los sistemas secuenciales se denomina biestable o flip-flop.

Un biestable es un elemento capaz de adoptar dos estados estables correspondientes a los
niveles lógicos 1 y 0, que permanecen en el tiempo de modo indefinido, aunque desaparezca la
señal que los generó.

IMPORTANTE: Los circuitos secuenciales se pueden dividir en síncronos y asíncronos,

según la presencia o ausencia, respectivamente, de una señal de reloj.

En los sistemas secuenciales asíncronos, los cambios de estado se producen cuando se

presentan las entradas adecuadas. En los síncronos, los cambios de estado tienen lugar cuando,
además de las entradas adecuadas, se produce una transición de la señal de reloj compartida
por todos los biestables del sistema, que sincroniza su funcionamiento. Elegir uno u otro tipo
depende de la naturaleza del sistema a resolver.

Los ordenadores, como sistemas digitales complejos, funcionan de modo síncrono, a partir de
las señales que genera la unidad de control para gobernar el resto de elementos, ALU, memoria
principal y circuitos E/S. Estas señales de control están sincronizadas con la señal de reloj que
fija los instantes de actualización de las señales.

29 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

6.1. Sistemas secuenciales asíncronos. Biestable RS

IMPORTANTE: En los sistemas secuenciales asíncronos, un cambio en las entradas del

sistema produce los cambios correspondientes en las salidas y en el estado de forma
inmediata. Su elemento básico es el biestable RS.

Entradas Estado actual Estado

siguiente FunciónR S Qt Qt+∆t ¯Qt+∆t 1 0 0 0 0 1 M
antiene Qt 2 0 0 1 1 0 Mantiene
S Q
Qt 3 0 1 x 1 0 Set 4 1 0 x 0 1 Reset 5 1 1 x
0 0 Reset prioritario

R ¯Q

01/1 , 11/0 Transición

Entradas (SR) / Salidas

0 00/1 , 01/1, 11/1

1
00/0 , 10/0

Estado (Q) 10/1 Situación estable

Figura 16

El biestable RS tiene dos entradas, llamadas set o preset (S) y reset o clear (R), y dos salidas Q
y ¯Q. su funcionamiento se describe en la tabla: un 1 en la entrada S pone la salida Q a 1 (fila
3), mientras que un 1 en R la pone a 0 (fila 4). Si ambas entradas están a 0, el biestable
conserva indefinidamente el valor almacenado (filas 1 y 2), mientras que, si las dos entradas
están a 1, el estado de la salida dependerá de la constitución interna del biestable empleado,
pudiendo ser de inscripción prioritaria (las dos salidas a nivel alto), o de borrado prioritario
(las dos salidas a nivel bajo). La información aportada por la tabla de estados se puede
representar gráficamente en un diagrama de estados, como el de la figura.

Este tipo de biestables se puede construir con dos puertas NOR (borrado prioritario), con una
función lógica:
Qt+∆t = (S+ Qt) ¯R
Que coincide con la expresión mínima obtenida de la tabla de estados, con Q t+∆t como salida y
R, S y Qt como entradas. De manera similar, se puede construir también con puertas NAND
(inscripción prioritaria).

[Link] 30
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

R ¯S
QT QT

¯Q ¯Q
S T ¯R T

RS de borrado prioritario (puertas NOR) RS de inscripción prioritaria (puertas NAND)

Figura 17

6.2. Sistemas secuenciales síncronos

Para que la transición de estados en sistemas complejos se realice de forma fiable, es

importante que el valor del nuevo estado Qt+∆t no modifique el valor anterior Qt durante la
operación del sistema. Cuando se usan circuitos asíncronos, esto es difícil de garantizar, ya que
los cambios dependen de la velocidad de propagación de las señales en el circuito. La solución
a este problema es marcar los instantes en que se actualiza el estado interno del biestable con
una señal de reloj externa. El biestable puede ser sensible al nivel o al flanco de la señal de
reloj. Una vez reconocida esta señal, se producirá durante un periodo de tiempo t 1 la lectura de
las señales de entrada, y en un periodo posterior t 2, la actualización de las salidas,
permaneciendo estable el sistema hasta el siguiente flanco de la señal de reloj.

En el mercado existen biestables con entradas síncronas y asíncronas en el mismo dispositivo.

A continuación, vamos a estudiar los tipos más corrientes.

6.2.1. Biestable JK

Los biestables JK introducen una modificación en la lógica RS para sincronizar las señales de
set y reset con la del reloj, ck. Además, con la combinación J=1, K=1, el biestable JK conmuta
el estado precedente Qt+1= ¯Qt.
IMPORTANTE: Este biestable tiene dos entradas de datos síncronas, J y K, y una entrada
de reloj. La entrada J hace las veces de S (set o puesta a 1), y la K, de R (reset o puesta a
cero).
La tabla de estados y el símbolo lógico de este biestable se muestran en la figura 18.

31 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

J K Qt+1 Función (tras un flanco de subida ck) 0 0 Q1 Mantiene

estado 0 1 0 Reset 1 0 1 Set 1 1 ¯Q1 Conmutación de
Q1
J Q

ck

K ¯Q
Figura 18

6.2.2. Biestable T

IMPORTANTE: El biestable T (de trigger, disparador) se caracteriza por tener una entrada
de datos T síncrona y una entrada de reloj ck. Si T = 0, la salida Q no cambia con los
impulsos del reloj. Si T = 1, la salida Q cambia con cada impulso.

Este tipo de biestable se utiliza esencialmente en circuitos contadores, debido a su capacidad de

dividir entre 2: si se mantiene la entrada T en 1, en la salida Q se obtienen ondas cuya
frecuencia es la mirada de la frecuencia de la onda de reloj aplicada en ck. Es de destacar que
se puede hacer funcionar un biestable JK como uno T con solo unir las dos entradas –j y K,
siendo equivalentes a la entrada T.

T Q t+1 0 Q1 Mantiene
Función (tras un flanco de subida ck)
estado 1 ¯Q1 Conmutación de Q1

J Q

ck

¯Q
Figura 19

6.2.3. Biestable D

IMPORTANTE: El biestable D (de delay, retardo) actúa como un muestreador o retardador.

Se caracteriza por tener una entrada de datos D síncrona y una entrada de reloj.

Cuando hay un impulso de reloj, el estado del biestable coincide con el valor de la señal de
entrada D, es decir, la salida Q captura el valor presente de la entrada D y lo mantiene mientras
no se produzca otro flanco en la señal del reloj. Estos biestables se utilizan en la construcción
de registros y registros de desplazamiento, que veremos en el siguiente apartado.

[Link] 32
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

D Q t Q t+1 0 0 0 0 1 0 1 0 1 1 1 1

D Q

ck

¯Q

Figura 20

6.3. Registros y contadores

Los registros, registros de desplazamiento y contadores son tres tipos de circuitos secuenciales
fundamentales en el diseño de sistemas digitales. Se emplean bien como bloques
independientes en circuitos integrados MSI, bien como bloques funcionales en estructuras más
complejas (microprocesadores, memorias, unidades E/S, etc.). En estos circuitos podemos
tener señales de habilitación el dispositivo, así como algunas señales asíncronas, preset y clear,
que permiten la puesta a uno y a cero de todos los biestables del dispositivo.

6.3.1. Registros

IMPORTANTE: Un registro está formado por un conjunto de biestables idénticos, que

funcionan simultáneamente, interconectados para almacenar una palabra de n bits.

Cada uno de los biestables almacena un bit de datos independiente, pero todos comparten la
misma línea de reloj. En este tipo de registros, los datos de entrada y salida se transfieren
simultáneamente en operaciones de tipo paralelo. En la figura se muestra el diagrama de
bloques de un registro general de n bits, así como el esquema de un registro de cuatro bits
construido con biestables D.

Q Q3 Q2 Q1 Q0

D Q D Q D Q D Q
borrado CLR
reloj
ck ck ck ck ck

reloj
n
D D3 D2 D1 D0

Figura 21

33 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

6.3.2. Registros de desplazamiento

IMPORTANTE: Un registro de desplazamiento es un circuito secuencial que consta

básicamente de una cadena de biestables conectados de tal forma que, cuando se produce la
transición de la señal de reloj, cada biestable cede su información al siguiente de la cadena,
y toma la información del que le precede.

Este desplazamiento se puede producir tanto a derechas como a izquierdas. Según el

movimiento del dato dentro del registro, tendremos un tipo u otro. Si el dato se desplaza un
lugar a la derecha con cada flanco de reloj, hasta llegar a la salida después de un número de
pulsos igual al número de biestables del registro, se dice que funciona como entrada serie-
salida serie. También se puede considerar que los bits introducidos en la entrada con cada
pulso del reloj están disponibles en las salidas de los biestables después de 4 pulsos, en este
caso, la información se introduce en serie y se lee en paralelo después de un número de pulsos
de reloj igual al número de biestables, es decir, se realiza una conversión serie-paralelo.

Los registros de desplazamiento pueden estar dotados de entradas de control de carga con un
valor inicial de los biestables de la cadena (LOAD), desde unas líneas de entrada. Estos datos
aparecerán secuencialmente en una salida, coincidiendo con los flancos del reloj. Si la carga
del registro se realiza en paralelo y los datos se obtienen uno a uno, se está haciendo una
conversión paralelo-serie.

Los registros de desplazamiento se utilizan en multiplicadores y divisores, y para realizar

conversiones serie/paralelo y paralelo/serie necesarias en la transmisión de datos. En la figura
se muestra el diagrama de un registro de desplazamiento general y el esquema de un registro de
desplazamiento a derechas de 4 bits formado por biestables D.

Salida paralela

Salida paralela
Q3 Q2 Q1 Q0
n

Entrada D Q Q0 D Q D Q D Q D Q
serie Salida Salida
serie serie
reloj
ck ck ck ck ck
Carga
LD reloj
E
n
Entrada

Entrada paralela Figura 21

[Link] 34
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

6.3.3. Contadores

IMPORTANTE: Un contador es un circuito secuencial cuya salida representa el número de

impulsos que han aparecido en una entrada de conteo.
De forma general, los contadores están formados por una serie de biestables interconectados
entre sí, de manera que sus salidas cambian de estado cuando se aplican pulsos a la entrada de
conteo. Cuando el contador llega al valor representativo de su capacidad máxima, se pone a
cero con el siguiente impulso y reinicia el ciclo. Según la forma en la que se propagan
internamente las conmutaciones de un estado a otro, los contadores se pueden clasificar en
síncronos y asíncronos. Los síncronos son aquellos en los que todos sus biestables cambian de
estado simultáneamente (los impulsos del reloj se aplican a todos los biestables). En los
asíncronos, los estados de los biestables que los constituyen no cambian a la vez, sino que solo
se aplican al primero de ellos, y los demás cambian a partir de los cambios de los que les
preceden. Los contadores asíncronos son más lentos, pues, pero tienen la ventaja de ser más
sencillos. En la figura se muestra el diagrama de un contador general de n bits.

cuenta

Q
borrado CLR E1 Habilitación

reloj ck
Carga
LD
E

Entrada paralela

Figura 22

RECUERDA
 Los CIRCUITOS SECUENCIALES son circuitos digitales en los que la salida depende
de las entradas externas, así como, de la información almacenada en el instante considerado.
 Para representar estos circuitos se utiliza el modelo Huffman, en el que, un Circuito
Secuencial es un Circuito Combinacional unido a elementos de memoria.
 Los elementos básicos de memoria pertenecientes a los circuitos secuenciales se llaman
BIESTABLES o FLIP-FLOP.
 Estos circuitos pueden ser SÍNCRONOS o ASÍNCRONOS.
 Los circuitos secuenciales asíncronos
o al cambiar la entrada cambian el estado y la salida
o se diseñan con biestables SR
 Los circuitos secuenciales síncronos se construyen con distintos tipos de biestables:
o Biestables JK
o Biestables T
o Biestables D
 La implementación más común de circuitos secuenciales se da en REGISTROS,
REGISTROS DE DESPLAZAMIENTO y CONTADORES.

35 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

BIBLIOGRAFÍA

MORA, C., et al. (2002). Estructura y tecnología de computadores. Madrid: UNED.

Material válido no solo para este tema sino para otros como Tema 1, 2, 3 y 5, pues contiene
álgebra booleana, puertas lógicas y representación de la información, aritmética y codificación,
así como la estructura básica de un computador, entre otros.

DORMIDO, S. et al. (1994). Estructura y tecnología de computadores. Madrid: Sanz y Torres.

Contiene otro punto de vista para plasmar lo mismo que el anterior material.

GINZBURG, M. C. (2002): Introducción a las técnicas digitales con circuitos integrados (2ª
ed.). Sevilla: Editorial Reverté.
Los temas que trata este libro son la base esencial para la práctica concreta en las técnicas de
conmutación.

LÓPEZ MEDINA, Luis E. (2003): “Método didáctico de simplificación de funciones

booleanas”, en BIBDIGITAL.
En este artículo se explica todo el proceso de diseño del programa de simplificación.

MANDADO PÉREZ, E. y MANDADO RODRÍGUEZ, Y. (2008): Sistemas electrónicos

digitales. Barcelona: Marcombo y Alfaomega.
Dirigido a los técnicos que quieren especializarse en los sistemas electrónicos digitales
complejos.

MIGUEL, P. de (2002). Fundamentos de los computadores. Madrid: Paraninfo.

Material válido para contrastar con los anteriores y complementar definiciones.

TOKHEIM, R (2002): Electrónica digital. Sevilla Editorial Reverté.

Los temas desarrollados en este libro se basan en objetivos funcionales cuidadosamente
elegidos y formulados.

WEBGRAFÍA

[Link]

Web útil para contrastar definiciones y conceptos estándares.

[Link]

Documento web en PDF donde se describe los axiomas y teoremas del álgebra de Boole
gráficamente y paso a paso.

[Link] 36
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

[Link]

Web donde se presentan gran cantidad de ejercicios prácticos sobre el álgebra de Boole,
incluyendo la solución de los mismos.

[Link]
CICIOS_9_0304.pdf

Web donde se presentan gran cantidad de enunciados de ejercicios prácticos sobre circuitos
combinacionales.

[Link]
www/Docencia/Asignaturas/Sistemas_Electronicos_Digitales/Material/Problemas%20secuenci
[Link]

Web donde se presentan gran cantidad de enunciados de ejercicios prácticos sobre circuitos
secuenciales.

GLOSARIO

ÁLGEBRA DE BOOLE: Estructura matemática construida a partir de un conjunto de

elementos sobre los que se definen unos operadores, estableciendo unos postulados o axiomas
que relacionan al conjunto de elementos con los operadores.

VARIABLE BOOLEANA: Símbolo que representa a cualquier elemento del conjunto sobre
el que se ha definido un álgebra de Boole.

FUNCIÓN BOOLEANA: Aquella función cuyos términos son variables booleanas.

FUNCIÓN CANÓNICA: Aquella función cuyos términos son únicamente miniterm o

Marxterm.

TÉRMINO CANÓNICO: Son los términos de una función canónica, representados como
productos o sumas en que aparecen todas las variables directamente o complementadas.

MINITERM: Expresión algebraica booleana que representa un producto canónico en que

están presentes todas las variables de que depende la función.

MAXTERM: Expresión algebraica booleana que representa una suma canónica en que están
presentes todas las variables de que depende la función.

PUERTA LÓGICA: Circuito electrónico equivalente, desde el punto de vista lógico, a una
función básica del álgebra de Boole.

FUNCIÓN MÍNIMA: Criterio para expresar una función en términos canónicos, con mínimo
número de términos y mínimo número de variables en cada término.

TABLA DE VERDAD: Representación del comportamiento de una función lógica,

dependiendo del valor particular que pueda tomar cada variable.

37 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

SISTEMA DIGITAL: Conjunto de elementos digitales interconectados que presentan un

comportamiento propio descrito por las funciones lógicas.

SISTEMA DIGITAL COMBINACIONAL: Sistema lógico cuya salida depende

exclusivamente de los valores de las entradas.

SISTEMA DIGITAL SECUENCIAL: Sistema lógico en el que la salida depende de las

entradas externas, así como de la información almacenada en el instante considerado.

BIESTABLE o FLIP-FLOP: Circuito oscilador capaz de permanecer en un estado

determinado o en el contrario durante un tiempo indefinido, en electrónica digital se utiliza
para memorizar información

[Link] 38
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

ESQUEMA TEMA 9

1. INTRODUCCIÓN
2. ÁLGEBRA BOOLEANA
Definición de álgebra de Boole apoyada sobre los postulados de Huntington:
o El conjunto es cerrado respecto a las dos operaciones.
o Existe un elemento identidad para las dos operaciones.
o Las dos operaciones cumplen la propiedad conmutativa.
o Cada operación es distributiva respecto de la otra.
o Existe un elemento complementario.
o Existen al menos dos elementos distintos en el conjunto de partida.
2.1. Axiomas y teoremas del álgebra de Boole
o Principio de dualidad.
o Ley de idempotencia.
o Operaciones con elementos identidad.
o Teorema: El complemento de cada elemento es único.
o Ley de involución.
o Ley de absorción.
o Leyes de Morgan.
o Teorema de expansión de Shannon.

2.2. Funciones lógicas. Representación

Definición de variable booleana.
Definición de función booleana.
2.2.1. Representación mediante tablas de verdad
Representación de una función lógica, indicando qué valor toma la función para cada uno de
los valores de la entrada.
Una función puede tener distintas representaciones algebraicas pero una sola tabla de verdad.
2.2.2. Representación en forma canónica
Expresión algebraica para representar una función como Suma de productos o como Producto
de sumas. La función resultante, llamada función canónica, es la formada únicamente por
miniterm o por Maxterm.
El Teorema de expansión de Shannon afirma que cualquier función puede expresarse como
suma de miniterm o como producto de Maxterm
2.3. Conjunto de funciones de dos variables
Ejemplo de representación de funciones.
3. FUNCIONES Y PUERTAS LÓGICAS
Aplicación del álgebra de Boole a los sistemas electrónicos.
La implementación práctica de las funciones lógicas se realiza mediante dispositivos
electrónicos llamados puertas lógicas.
3.1. Función AND
Realiza la operación de producto lógico o intersección de conjuntos.
3.2. Función OR
Realiza la operación de suma lógica o unión de conjuntos.
3.3. Función NOT (puerta lógica inversora)
Realiza la operación de inversión o complemento de conjuntos.

39 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

3.4. Función NAND

Realiza la operación de complemento del producto lógico (Complemento de la función AND).
3.5. Función NOR
Realiza la operación de complemento de la suma lógica (Complemento de la función OR).
3.6. Función SEGUIDOR o puerta buffer
No realiza ninguna operación lógica a la entrada, se utiliza como amplificador de la señal.
3.7. Función XOR
Realiza la operación b o a, pero no ambas (conjunto formado por los elementos que pertenecen
a uno y otro conjunto, pero no son comunes a los dos). Se denota con el símbolo “”, que se
lee “OR exclusiva”.
3.8. Función XNOR
Realiza la operación complemento a la función XOR.
3.9. Simplificación de puertas lógicas
Existe una relación directa entre la complejidad de la red de puertas que forman un circuito
lógico y la complejidad de su expresión booleana.
No existe un método único de simplificación.
3.9.1. Método algebraico de simplificación
Es la aplicación analítica de los teoremas y axiomas del álgebra de Boole para eliminar
términos y variables.
Es poco sistemático y muy subjetivo, por lo que no siempre se llega de forma fácil a la
expresión minimizada.
3.9.2. Método de Karnaugh de simplificación
Representación gráfica mediante un mapa en el que se muestran todos los valores posibles de
cada variable de entrada y salida. Cada celda del mapa representa un término canónico.
La simplificación consiste en agrupar celdas adyacentes en orden de 2 n.
Para expresiones de más de 6 variables, se aplica el método Quine-McClusky.
4. SISTEMAS DIGITALES
Un sistema digital es un conjunto de elementos digitales interconectados que presentan un
comportamiento propio descrito por las funciones lógicas.
Hay distintos niveles de integración según el número de puertas lógicas que contengan: SSI,
MSI, LSI, VLSI…
5. SISTEMAS COMBINACIONALES
Sistemas lógicos cuya salida depende exclusivamente de los valores de la entrada.
Físicamente se realizan con puertas lógicas utilizando mapas de Karnaugh para la
simplificación de diseño.
5.1. Codificador
Circuito combinacional de m entradas y n salidas.
5.2. Decodificador
Circuito combinacional de n entradas y m salidas.
5.3. Multiplexores
Circuito combinacional con m entradas, una salida y n entradas de selección.
5.4. Demultiplexores
Circuito combinacional con una entrada, m salidas y n entradas de selección (m=2 n).

[Link] 40
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

5.5. Comparadores
Circuito combinacional que compara las magnitudes de dos cantidades binarias para
determinar su relación.
5.6. Generador/Detector de paridad
Circuitos combinacionales que se utilizan para detectar los errores en la transmisión de datos
digitales.
5.7. Circuitos aritméticos
Circuitos combinacionales que realizan operaciones aritméticas y lógicas con palabras de
varios bits.
6. SISTEMAS SECUENCIALES
Sistema lógico capaz de realizar una función en una secuencia de pasos más sencillos,
recordando los resultados parciales. Su salida en cada momento depende las entradas y de la
evolución anterior del sistema, representada por su estado interno.
Los circuitos secuenciales se pueden dividir en síncronos y asíncronos, según la presencia o
ausencia, respectivamente, de una señal de reloj.
6.1. Sistemas secuenciales asíncronos. Biestable RS
Biestable RS es el elemento básico en un sistema secuencial asíncrono. En estos sistemas, un
cambio en las entradas del sistema produce los cambios correspondientes en las salidas y en el
estado de forma inmediata.
6.2. Sistemas secuenciales síncronos
6.2.1. Biestable JK
Biestable con dos entradas de datos síncronas, J y K, y una entrada de reloj. La entrada J hace
las veces de S (set o puesta a 1), y la K, de R (reset o puesta a cero).
6.2.2. Biestable T
Biestable (de trigger, disparador) caracterizado por tener una entrada de datos T síncrona y una
entrada de reloj ck. Si T = 0, la salida Q no cambia con los impulsos del reloj. Si T = 1, la
salida Q cambia con cada impulso
6.2.3. Biestable D
Biestable (de delay, retardo) caracterizado por tener una entrada de datos D síncrona y una
entrada de reloj. Actúa como un muestreador o retardador.
6.3. Registros y contadores
6.3.1. Registros
Circuito secuencial formado por un conjunto de biestables idénticos, que funcionan
simultáneamente, interconectados para almacenar una palabra de n bits.
Registros de desplazamiento
Circuito secuencial que consta básicamente de una cadena de biestables conectados de tal
forma que, cuando se produce la transición de la señal de reloj, cada biestable cede su
información al siguiente de la cadena, y toma la información del que le precede.
6.3.2. Contadores
Circuito secuencial cuya salida representa el número de impulsos que han aparecido en una
entrada de conteo.

41 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

PROPUESTA DE RESUMEN TEMA 9

El álgebra booleana fue introducida en 1854 por el matemático inglés George Boole. En 1939,
Shannon, en su obra A Symbolic Analysis of Relay and Switching Circuits, aplicó por primera
vez el álgebra de Boole al estudio de los circuitos eléctricos con dos estados posibles,
denominados circuitos de conmutación, estudios que han proporcionado las bases matemáticas
para el diseño de los circuitos básicos digitales. Estos circuitos básicos son la base del diseño
de sistemas digitales más complejos, por lo que el conocimiento de los mismos es fundamental
para acometer el estudio de cualquier sistema digital de mayor complejidad.
IMPORTANTE: El ÁLGEBRA de BOOLE es una estructura matemática que se construye a
partir de un conjunto de elementos sobre los que se definen unas operaciones, de lo que se
establecen unos axiomas que relacionan dichos elementos con dichos operadores.
El conjunto de postulados más utilizado para definir un álgebra de Boole es el de Huntington
(1904). De estos postulados se deducen un conjunto de propiedades (leyes y teoremas), que son
las que se aplicarán al operar dentro de esta álgebra. Dependiendo del conjunto B elegido y de
cómo se especifiquen las operaciones + y ·, se pueden definir numerosas álgebras de Boole.
Entre ellas, la de mayor interés para el diseño de circuitos digitales es el álgebra de Boole
Bivalente o de Conmutación, denominada así por estar definida sobre un conjunto con dos
elementos B = 0, 1, y las operaciones suma lógica + y producto lógico ·, determinados en la
tabla de verdad siguiente:

a b a+b a·b
0 0 0 0
0 1 1 0
1 0 1 0
1 1 1 1
IMPORTANTE: Se demuestra que la estructura algebraica bivalente (B, +, ·) desarrollada
por Shannon es un álgebra de Boole, al cumplirse los seis postulados de Huntington.

IMPORTANTE: Siguiendo a Huntington, podemos definir el ÁLGEBRA de BOOLE como

un conjunto cerrado respecto a sus 2 operaciones, formado por 2 o más elementos distintos y
que cumplen las propiedades conmutativa, distributiva, complementaria y elemento
identidad.

Se define una función booleana como una correspondencia entre Bn y B, de forma que a cada n-
upla de Bn se le hace corresponder con un elemento de B. Una función de conmutación o
función lógica f es una función booleana definida en Bn, cuya imagen pertenece al conjunto B =
0, 1, siendo su valor igual al de una expresión algebraica de variables lógicas unidas
mediante las operaciones de suma lógica +, producto lógico · y el operador complemento. Las
funciones lógicas se pueden representar mediante tablas de verdad, que indican el valor que
toma la función para cada una de las combinaciones de los valores de entrada. La construcción
de la tabla de verdad de una función se hace representando en la columna de más a la izquierda
de la tabla todas las posibles combinaciones de las variables de entrada, y en la columna de

[Link] 42
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

más a la derecha aparecen los valores asignados a la función de salida para cada combinación
de las variables de entrada.

IMPORTANTE: Una misma función lógica puede tener dos representaciones algebraicas
diferentes, pero tendrá una única tabla de verdad. Así, las tablas de verdad nos pueden servir
para establecer equivalencias entre funciones.

Se define como término canónico de una función lógica a todo producto o suma en el que
aparecen todas las variables en su forma directa a o complementada ā. A los términos producto
se les denomina productos canónicos o minterms, a los términos sumas, sumas canónicas o
Maxterms. Una función formada exclusivamente por términos de sumas canónicas, o bien de
productos canónicos, recibe el nombre de función canónica.

IMPORTANTE: El teorema de expansión o de desarrollo de Shannon afirma que cualquier

función de n variables puede expresarse, mediante un desarrollo único, como una suma de
minterms (primera fórmula) o como un producto de Maxterms (segunda fórmula).

Con n=2 variables se pueden formar 4 términos canónicos (minterms o Maxterms). Dado que
una tabla de verdad de dos variables representa el valor (0 o 1) de la función en cada uno de los
cuatro términos canónicos, las combinaciones diferentes de valores que puede tomar la función
definen 16 tablas de verdad o funciones lógicas distintas. La realización práctica de las
funciones lógicas se realiza mediante dispositivos electrónicos denominados puertas lógicas,
que son los componentes básicos de la electrónica digital. Las puertas lógicas proporcionan,
generalmente en su salida, unos niveles de tensión en función de las tensiones presentes en sus
entradas. Estos niveles son diferentes según la tecnología constructiva y lo que realmente nos
interesa son los rangos de tensiones entre los que operan las entradas y salidas de una puerta
lógica. Es lo que denominamos niveles lógicos, que son alto (VH) o bajo (VL). Arbitrariamente,
se asignan los valores 1 y 0 a estos niveles. Funciones implementadas en puertas lógicas
normalizadas en el diseño digital son: AND, OR, NOT, NAND, NOR, SEGUIDOR, XOR y
XNOR. A continuación, estudiaremos en detalle cada una de ellas. Para la representación
gráfica de las puertas se aplican las normas IEEE 91-1973 y la IEEE 91-1984.

IMPORTANTE: Funciones implementadas en puertas lógicas normalizadas en el diseño

digital son: AND, OR, NOT, NAND, NOR, SEGUIDOR, XOR y XNOR.

 Función AND: La salida de una puerta AND vale 1 solo si todas y cada una de las
variables de entrada son simultáneamente 1. La función AND efectúa la operación de
producto o intersección de conjuntos. Realiza la operación de producto lógico, que se
denota con el símbolo “·”, que se lee “y” o “por”. La expresión algebraica de una
puerta AND es: S = f (…, c, b, a) = …c b a
 Función OR: La salida de una puerta OR vale 0 solo si todas y cada una de las variables
de entrada son simultáneamente 0. La función OR efectúa la operación de suma o unión
de conjuntos. Realiza la operación de suma lógica, que se denota con el símbolo “+”,

43 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

que se lee “o” o “más”. La expresión algebraica de una puerta OR es: S = f (…, c, b, a)
= …+ c+ b+ a
 Función NOT: Una puerta lógica inversora tiene solo una entrada, y la salida es el
complemento de la entrada, es decir, si la entrada vale 1, la salida será 0, y si la entrada
vale 0, la salida será 1. La función NOT efectúa la operación de inversión o
complemento de conjuntos. La expresión algebraica de una puerta NOT es: S = f (a)
=ā
 Función NAND: La salida de una puerta NAND es el complemento de la puerta AND.
Vale 0 solo si todas y cada una de las variables de entrada son simultáneamente 1. La
función NAND produce el resultado inverso o complementado del producto de
conjuntos. Realiza la operación de complemento del producto lógico, que se lee
“inverso del producto de a1 por…”. La expresión algebraica de una puerta NAND es:
S = f (…, c, b, a) = …c b a
 Función NOR: La puerta NOR es el complemento de la puerta OR. La salida de una
puerta NOR vale 1 solo si todas y cada una de las variables de entrada son
simultáneamente 0. La función NOR produce el complemento de la unión de conjuntos.
Realiza la operación de complemento de la suma lógica, que se lee “inverso de la suma
de a1 más…”. La expresión algebraica de una puerta NOR es:
S = f (…, c, b, a) = …+ c+ b+ a
 Función SEGUIDOR o puerta buffer: Una función lógica seguidor o puerta buffer solo
tiene una entrada, y su salida es igual a la entrada, esto es, vale 1 si la entrada es 1 y 0 si
la entrada es 0. Aunque la función seguidora no efectúa ninguna operación lógica sobre
la entrada, se justifica su uso en las aplicaciones en las que se requiere aumentar la
corriente para excitar a dispositivos que así lo requieran. La función seguidora
representa en sí al conjunto a. La expresión algebraica de una puerta buffer es:
S = f (a) = a
 Función XOR: La salida de una puerta XOR vale 1 cuando el número de entradas con
valor 1 sea impar, y 0 cuando el número de entradas con valor 1 sea par. La función
XOR efectúa la operación b o a, pero no ambas. Se denota con el símbolo “”, que se
lee “OR exclusiva”. La expresión algebraica de una puerta XOR es:
S = f (…, c, b, a) = … c b  a
 Función XNOR: Se puede definir esta puerta como aquella que proporciona un 1
lógico, solo si las dos entradas son iguales, esto es, 0 y 0 o 1 y 1 (2 encendidos o 2
apagados).Su representación algebraica es

A continuación, se expone la tabla de verdad de cada una de las funciones anteriores.

ba AND OR NAND NOR XOR

0 0 0 0 1 1 0
01 0 0 1 0 1
10 0 0 1 0 1
11 1 1 0 0 0

[Link] 44
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

a NOT buffer
0 1 0
1 0 1
IMPORTANTE: El objetivo de la simplificación de un circuito lógico consiste en minimizar
su expresión para conseguir una implementación que utilice un número mínimo de puertas
lógicas conectadas adecuadamente.

De este modo, se consigue una velocidad de respuesta de la señal mayor (el retardo es menor)
y un coste más bajo (los circuitos son más simples). Existen diferentes métodos para
simplificar circuitos lógicos. Algunos lenguajes de alto nivel posibilitan la realización física de
cualquier función lógica a partir de sistemas funcionales complejos, implementados en
circuitos integrados. Los métodos de minimización de funciones más utilizados son el método
algebraico y el método de Karnaugh.

IMPORTANTE: No existe un método único de simplificación.

El primero consiste en la aplicación analítica de los teoremas y axiomas del álgebra de Boole,
con el objetivo de eliminar términos y variables. Tiene el inconveniente de ser poco
sistemático, muy subjetivo, y, por tanto, no siempre se llega de forma fácil a la expresión
minimizada, e, incluso, a identificarla cuando se obtiene.

IMPORTANTE: Se debe tener en cuenta con este método que no siempre una expresión
simplificada es mínima y que la minimización de una función lógica no tiene por qué ser
única.

El método de Karnaugh se basa en la construcción de los diagramas o mapas de Karnaugh.

Un mapa de Karnaugh es similar a una tabla de verdad y muestra todos los valores posibles de
las variables de entrada, y la salida resultante parte cada valor.

IMPORTANTE: Los mapas de Karnaugh se pueden utilizar para simplificar expresiones de

dos a seis variables. Para un número de variables mayor se utiliza el método de Quine-
McClusky.

En general, se aconseja realizar la simplificación en minterms y Maxterms, para ver qué

función simplificada resulta más sencilla. En el caso de funciones incompletas o con
indiferencias (aquellas que pueden tomar indistintamente valores 1 o 0), el proceso de
simplificación sigue siendo el mismo, aunque con la siguiente consideración: en el método de
Karnaugh se incluyen tanto los términos canónicos como los indiferentes, que se representan
como X. Se procede igual, formando el mínimo número de grupos compuestos por el mayor
número de unos/ceros que sea potencia de 2.

Un sistema digital es un conjunto de elementos digitales interconectados (formando una

estructura) y que presentan un comportamiento propio, descrito por las funciones lógicas
estudiadas más arriba, y representado en tablas de verdad y cronogramas.

45 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

IMPORTANTE: Los sistemas y subsistemas digitales se implementan en circuitos

integrados, que se fabrican sobre pequeñas piezas de silicio y se encapsulan en materiales
plásticos o cerámicos.

Las entradas y salidas del circuito se conectan a un conjunto de terminales metálicos externos.
A continuación, estudiaremos los dos tipos de sistemas digitales que existen: combinacionales
y secuenciales.

IMPORTANTE: Un sistema combinacional es aquel sistema lógico cuya salida en todo

instante de tiempo depende única y exclusivamente de los valores binarios que adopten las
variables de entrada.

Sea C un circuito combinacional con n variables de entrada (X1, X2, …, Xn) y m variables de
salida (Z1, Z2, …, Zn). Cada variable de salida Z se puede considerar como una función lógica
que aplica las 2n combinaciones especificadas por (X1, X2, …, Xn) sobre el conjunto 0,1. Los
sistemas combinacionales se realizan físicamente mediante puertas lógicas, utilizando métodos
como el de Karnaugh para simplificar lo más posible su diseño. Siempre que se disponga de las
variables de las que depende la función de forma directa y complementada, cualquiera de las
dos representaciones se puede realizar con dos niveles de puertas. En el primer caso (sumas de
productos), cada uno de los productos se realiza con una puerta AND de tantas entradas como
variables tenga el término producto (primer nivel), y la suma de estos productos, con una
puerta OR, de tantas entradas como productos tenga la función (segundo nivel). Los circuitos
de este tipo se llaman AND-OR. El caso de productos de sumas es análogo, y se corresponde
con un circuito OR-AND.

Un codificador es un circuito combinacional de m entradas y n salidas. Cada una de las

variables de entrada tiene asignado un número de orden de 0 a m-1. Cuando una de las entradas
se activa a nivel lógico 1 (o 0, dependiendo del caso), y el resto de entradas permanecen en el
estado contrario, en las n líneas de salida aparece una composición binaria que indica, en un
determinado código, en número de orden de la línea de entrada activada. Los codificadores se
diseñan para codificar símbolos diversos y caracteres alfanuméricos. Algunas de las
aplicaciones típicas de los codificadores son codificadores de teclado e interrupciones de la
CPU a los periféricos.

IMPORTANTE: Un codificador es un circuito combinacional de m entradas y n salidas.

Un decodificador es un circuito combinacional de n entradas y m salidas. Cada una de las

variables de salida tiene asignado un número de orden de 0 a m-1. Si las n entradas se activan
con una combinación binaria de n bits, se activa la salida cuyo orden coincide con el expresado
en la combinación de entrada. Los decodificadores reales tienen una entrada adicional de
habilitación (enable). El decodificador actúa como tal siempre que esta entrada tenga el valor
adecuado. En otro caso, está deshabilitado, y mantiene las salidas fijas, independientemente del
valor de las entradas. En la mayoría de los casos, los decodificadores tienen las entradas activas

[Link] 46
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

a nivel alto y las salidas y la entrada enable a nivel bajo. Algunas de las aplicaciones típicas de
los codificadores son le realización de mapas de memoria y de entrada/salida en un
computador, realización de funciones booleanas o Demultiplexores.

IMPORTANTE: Un decodificador es un circuito combinacional de n entradas y m salidas.

Los multiplexores (MUX) son dispositivos que permiten dirigir la información procedente de
diversas fuentes a una única línea para ser transmitida a través de ella a un destino común. El
multiplexor típico posee varias líneas de entrada de datos y una única línea de salida. También
posee entradas de selección de datos, que permiten conmutar los datos digitales procedentes de
cualquier entrada hacia la línea de salida. Dado que los datos pueden ser seleccionados desde
cualquier línea de entrada, estos dispositivos también se conocen como selectores de datos.
Las aplicaciones básicas de los multiplexores en el campo de la Informática son como selector
de palabras en la CPU, conexión de los registros de la UAL y la unidad de control a los
registros internos y la realización de funciones booleanas.

IMPORTANTE: Un multiplexor (MUX) es un circuito combinacional con m entradas, una

salida y n entradas de selección.
Los multiplexores (MUX) son dispositivos que permiten dirigir la información procedente de
diversas fuentes a una única línea para ser transmitida a través de ella a un destino común.

Un demultiplexor (DEMUX) es un circuito combinacional con una entrada, m salidas y n

entradas de selección (m=2n). La señal presente en la entrada pasa a la salida especificada (por
su número de orden) en las entradas de selección. Básicamente, realiza la función inversa a un
multiplexor, es decir, el encaminamiento de datos desde una fuente común hacia uno entre
varios (2n) destinos. Se puede decir que la estructura lógica de un demultiplexor coincide con
la de un decodificador con entrada de habilitación. Por esta razón, en la práctica no se hacen
diseños de demultiplexores, sino que se obtienen a partir de decodificación tomando la entrada
enable como entrada de datos.

IMPORTANTE: Un demultiplexor (DEMUX) es un circuito combinacional con una

entrada, m salidas y n entradas de selección (m=2n).
La función principal de un comparador consiste en comparar las magnitudes de dos
cantidades binarias para determinar su relación. En su forma más sencilla, determina si dos
números son iguales. La forma de comparar es hacerlo con cada uno de los dígitos del número,
de los de mayor peso a los de menos, hasta encontrar dos que sean distintos. Existen circuitos
comparadores que, además de una salida que indica si los dos números son iguales, poseen otra
para señalar cuál de los dos es mayor.

IMPORTANTE: La función principal de un comparador consiste en comparar las

magnitudes de dos cantidades binarias para determinar su relación.

Cuando se transfieren datos digitales de un punto a otro de un circuito se pueden producir

errores, que se manifiestan en cambios no deseados en alguno(s) de los bits que conforman el

47 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

mensaje, debido a un mal funcionamiento de los componentes del circuito o al ruido. Los
generadores/detectores de paridad se utilizan para solventar este problema. Estos circuitos se
utilizan indistintamente como generadores o detectores, pues las funciones son
complementarias.

IMPORTANTE: Los generadores/detectores de paridad se utilizan para detectar los errores

en la transmisión de datos digitales.

Por último, por circuitos aritmético-lógicos se entiende una serie de circuitos

combinacionales que realizan operaciones aritméticas y lógicas con palabras de varios bits.
Ejemplos de esos circuitos son los sumadores, restadores, etc. de un bit, que pueden adaptarse
para un número mayor de bits por ensamblado.

IMPORTANTANTE: Con este nombre se entiende una serie de circuitos combinacionales

que realizan operaciones aritméticas y lógicas con palabras de varios bits.

En muchos sistemas digitales son necesarios circuitos capaces de almacenar información y

realizar algunas operaciones lógicas o matemáticas sobre los datos. Las salidas de estos
circuitos son funciones que dependen de las entradas externas y de la información almacenada
en el instante considerado, son los circuitos o sistemas secuenciales. Un sistema secuencial es
un dispositivo capaz de realizar una función en una secuencia de pasos más sencillos,
recordando los resultados parciales. Su salida en cada momento depende las entradas y de la
evolución anterior del sistema, representada por su estado interno. Los circuitos secuenciales se
pueden dividir en síncronos y asíncronos, según la presencia o ausencia, respectivamente, de
una señal de reloj.

IMPORTANTE: En los sistemas secuenciales asíncronos, un cambio en las entradas del

sistema produce los cambios correspondientes en las salidas y en el estado de forma
inmediata. Su elemento básico es el biestable RS.

En los sistemas secuenciales asíncronos, su elemento básico es el biestable RS, que tiene dos
entradas, llamadas set (S) y reset (R), y dos salidas Q y ¯Q. Este tipo de biestables se puede
construir con dos puertas NOR, con una función lógica: Qt+∆t = (S+ Qt) ¯R

Para que la transición de estados en sistemas complejos se realice de forma fiable, es

importante que el valor del nuevo estado Qt+∆t no modifique el valor anterior Qt durante la
operación del sistema. Cuando se usan circuitos asíncronos, esto es difícil de garantizar, ya que
los cambios dependen de la velocidad de propagación de las señales en el circuito. En los
sistemas síncronos, se marcan los instantes en que se actualiza el estado interno del biestable
con una señal de reloj externa.

IMPORTANTE: Este biestable tiene dos entradas de datos síncronas, J y K, y una entrada
de reloj. La entrada J hace las veces de S (set o puesta a 1), y la K, de R (reset o puesta a
cero).

[Link] 48
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

Los biestables JK introducen una modificación en la lógica RS para sincronizar las señales de
set y reset con la del reloj, ck. Además, con la combinación J=1, K=1, el biestable JK conmuta
el estado precedente Qt+1= ¯Qt.

IMPORTANTE: El biestable T (de trigger, disparador) se caracteriza por tener una entrada
de datos T síncrona y una entrada de reloj ck. Si T = 0, la salida Q no cambia con los
impulsos del reloj. Si T = 1, la salida Q cambia con cada impulso.

El biestable T (de trigger, disparador) se utiliza esencialmente en circuitos contadores, debido

a su capacidad de dividir entre 2.

IMPORTANTE: El biestable D (de delay, retardo) actúa como un muestreador o retardador.

Se caracteriza por tener una entrada de datos D síncrona y una entrada de reloj.

En el biestable D (de delay, retardo) cuando hay un impulso de reloj, el estado del biestable
coincide con el valor de la señal de entrada D, es decir, la salida Q captura el valor presente de
la entrada D y lo mantiene mientras no se produzca otro flanco en la señal del reloj. Estos
biestables se utilizan en la construcción de registros y registros de desplazamiento.

La siguiente figura muestra los diagramas de los cuatro tipos de biestables:

S Q J Q

ck

R ¯Q ¯Q

Biestable T
Biestable RS

D Q
J Q
ck
ck
¯Q
K ¯Q

Biestable D
Biestable JK

Los registros, registros de desplazamiento y contadores son tres tipos de circuitos

secuenciales fundamentales en el diseño de sistemas digitales. Se emplean bien como bloques
independientes en circuitos integrados MSI, bien como bloques funcionales en estructuras más
complejas.

49 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

IMPORTANTE: Un registro está formado por un conjunto de biestables idénticos, que

funcionan simultáneamente, interconectados para almacenar una palabra de n bits.

En un registro cada uno de los biestables almacena un bit de datos independiente, pero todos
comparten la misma línea de reloj. En este tipo de registros, los datos de entrada y salida se
transfieren simultáneamente en operaciones de tipo paralelo.

IMPORTANTE: Un registro de desplazamiento es un circuito secuencial que consta

básicamente de una cadena de biestables conectados de tal forma que, cuando se produce la
transición de la señal de reloj, cada biestable cede su información al siguiente de la cadena,
y toma la información del que le precede.

En el registro de desplazamiento este desplazamiento se puede producir tanto a derechas

como a izquierdas. Según el movimiento del dato dentro del registro, tendremos un tipo de
registro de entrada serie-salida serie, conversión serie-paralelo o conversión paralelo-serie.
Los registros de desplazamiento se utilizan en multiplicadores y divisores, y para realizar
conversiones serie/paralelo y paralelo/serie necesarias en la transmisión de datos.

IMPORTANTE: Un contador es un circuito secuencial cuya salida representa el número de

impulsos que han aparecido en una entrada de conteo.

Un contador está formado por una serie de biestables interconectados entre sí, de manera que
sus salidas cambian de estado cuando se aplican pulsos a la entrada de conteo. Cuando el
contador llega al valor representativo de su capacidad máxima, se pone a cero con el siguiente
impulso y reinicia el ciclo. Según la forma en la que se propagan internamente las
conmutaciones de un estado a otro, los contadores se pueden clasificar en síncronos y
asíncronos. Los síncronos son aquellos en los que todos sus biestables cambian de estado
simultáneamente (los impulsos del reloj se aplican a todos los biestables). En los asíncronos,
los estados de los biestables que los constituyen no cambian a la vez, sino que solo se aplican
al primero de ellos, y los demás cambian a partir de los cambios de los que les preceden. Los
contadores asíncronos son más lentos, pues, pero tienen la ventaja de ser más sencillos.

[Link] 50
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

CUESTIONES Y EJERCICIOS

1. Demostrar las leyes de Morgan mediante tablas de verdad, para funciones de dos variables:

a) a + b = ā · ¯b
b) a · b = ā + ¯b

2. Obtener la función canónica a partir de la tabla de verdad siguiente:

cba f
000 0
001 1
010 0
011 1
100 1
101 0
110 1
111 1

3. Dibujar el cronograma de comportamiento de una puerta AND de tres entradas.

4. Simplificar mediante el método de Karnaugh la función lógica de cuatro variables siguiente:

f (d, c, b, a) = ∑4(0,1,2,5,7,8,9,10,13,15)

5. Se quiere controlar con una señal luminosa L un paso a nivel de una vía férrea, para lo cual
se han instalado dos sensores que detectan la presencia del tren. El primero, E 1, detecta el tren
a una distancia de seguridad del paso a nivel, poniendo en rojo la señal luminosa. El segundo,
E2, lo detecta en el mismo paso a nivel. Suponiendo que la longitud del tren es siempre
superior a la separación entre los dos sensores, diseñar un dispositivo electrónico digital que
controle la señal luminosa L. cuando el tren deja de pisar los dos sensores, se apaga la señal.

51 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

RESPUESTAS

1. Demostrar las leyes de de Morgan mediante tablas de verdad, para funciones de dos
variables:
a) a + b = ā · ¯b
b) a · b = ā + ¯b

a) a + b = ā · ¯b

ab a+b a+b ā ¯b ā · ¯b
0 0 0 1 1 1 1
0 1 1 0 1 0 0
1 0 1 0 0 1 0
1 1 1 0 0 0 0

b) a · b = ā + ¯b

Ab a·b a·b ā ¯b ā + ¯b
0 0 0 1 1 1 1
0 1 0 1 1 0 1
1 0 0 1 0 1 1
1 1 1 0 0 0 0

2. Obtener la función canónica a partir de la tabla de verdad siguiente:

La función canónica se obtiene multiplicando los Maxterms en los que la función vale 0.
obsérvese que la función tendrá tantos Maxterms como ceros haya en la columna de valor de la
función en la tabla de verdad:
cba f Maxterms minterms
000 0 M7 m0
001 1 M6 m1
010 0 M5 m2
011 1 M4 m3
100 1 M3 m4
101 0 M2 m5
110 1 M1 m6
111 1 M0 m7

Así, en función de los Maxterms:

f = f (c, b, a) = M2 · M5 · M7 = (¯c + b+ ā) (c + ¯b+ a) (c + b+ a) = ∏3 (2,5,7)

o bien, en función de los minterms:

f = f (c, b, a) = m1 + m3 + m4 + m6 + m7 = ¯c ¯b a + ¯c b a + c ¯b ā + c b ā + c b a = ∑3
(1,3,4,6,7)

[Link] 52
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

3. Dibujar el cronograma de comportamiento de una puerta AND de tres entradas.

Calcularemos la tabla de verdad de la puerta, y, a continuación, construiremos el cronograma

correspondiente.
cba S
000 0
001 0
010 0
011 0
100 0
101 0
110 0
111 1

4. Simplificar mediante el método de Karnaugh la función lógica de cuatro variables siguiente:

f (d, c, b, a) = ∑4(0,1,2,5,7,8,9,10,13,15)

El problema no tiene una solución única, en la figura vemos que existen dos adyacencias
esenciales que no cubren todos los términos canónicos, pudiéndose abarcar el resto de términos
de dos formas diferentes.
ab āb ā¯b a¯b
cd 1 1 1
¯cd 1 1
¯c¯d 1 1
c¯d 1 1 1

ab āb ā¯b a¯b
cd 1 1 1
¯cd 1 1
¯c¯d 1 1
c¯d 1 1 1

53 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

De estos dos grupos de adyacencias posibles se obtienen las dos soluciones distintas siguientes:
f (d, c, b, a) = ¯ba + ¯cā + ca
f (d, c, b, a) = ¯c¯b + ¯cā + ca

Representando en el mapa de Karnaugh los ceros de la función, se puede obtener la expresión

en Maxterms. Así:
ab āb ā¯b a¯b
cd 0
¯cd 0 0
¯c¯d 0 0
c¯d 0

f (d,c,b,a) = (¯c + a) ( c + ¯b + ā)

5. Se quiere controlar con una señal luminosa L un paso a nivel de una vía férrea, para lo cual se han
instalado dos sensores que detectan la presencia del tren. El primero, E1, detecta el tren a una distancia de
seguridad del paso a nivel, poniendo en rojo la señal luminosa. El segundo, E2, lo detecta en el mismo paso a
nivel. Suponiendo que la longitud del tren es siempre superior a la separación entre los dos sensores,
diseñar un dispositivo electrónico digital que controle la señal luminosa L. cuando el tren deja de pisar los
dos sensores, se apaga la señal.

La secuencia de señales de entrada que origina el tren al pisar los sensores son 00 (E 1 E2),
cuando aún no ha llegado el tren a ninguno, 10, cuando llega al primer sensor, 11, cuando
alcanza el segundo, y 00 cuando el tren se aleja del paso a nivel. El diagrama de estados y su
tabla correspondiente serían:

Entradas Estado SalidaSRE1E2QTQT+∆TL0x00000011000x01000x0011111010011x0101111011011x011111

10/1 ,
11/1

1 10/1 , 01/1,
0 11/1
00/0 ,
10/0
00/0

[Link] 54
Informática. Tema 9 ©MELC S.A. MAGISTER OPOSICIONES

El sistema se resuelve con dos estados posibles que requieren de un único biestable para su
resolución, según la tabla (vemos que QT+∆T coincide con la salida L). Se pueden desarrollar
dos soluciones:

1. Sin emplear biestables (no usamos las columnas R ni S). se busca una función que
responda al estado futuro QT+∆T (en este caso, idéntico a L) en función del estado
presente QT y las entradas E1 y E2. El resultado es un biestable de inscripción
prioritaria:

E1 E2 00 01 11 10
0 0 0 1 1
1 0 1 1 1

¯S
E1 QT+∆T E1
L Q=L

QT

E2 ¯Q E2 = ¯R ¯Q
T T

QT

Dos posibles esquemas lógicos

2. Se utiliza un biestable RS. Realizamos la tabla correspondiente y obtenemos el circuito

lógico de la figura.
S R QT QT+∆T

0 X 0 0 No cambia una salida a nivel bajo

X 0 1 1 No cambia una salida a nivel alto
0 1 1 0 No se consideran las posibilidades de
inscripción o borrado prioritarios
1 0 0 1

Los mapas de Karnaugh son los siguientes:

Para S:
E1 E2 00 01 11 10
0 0 0 1 1
1 0 x x x

55 [Link]
 MAGISTER OPOSICIONES ©MELC S.A. Informática. Tema 9

Para R:

E1 E2 00 01 11 10
0 x X 0 0
1 1 0 0 0

Las ecuaciones resultantes son, por lo tanto:

S = ¯ E1
R = ¯E1¯E2

Y el circuito lógico resultante es el siguiente:

E1 S QT L

R
E2

[Link] 56