ELECTRONICA DIGITAL PROGRAMABLE
Clave: MCIEA – 0231
Línea de investigación: Energías Renovables
Tipo: Asignatura optativa
Horas teoría: 48
Horas práctica 0
Horas trabajo adicional 96
Horas totales 144
Créditos 6
Pre-requisitos: Ninguno
Correquisitos:
OBJETIVO
Estudio de los dispositivos y técnicas empleadas en el diseño e implementación de
sistemas lógicos programables, así como sus lenguajes de programación. Considerando
dispositivos de baja hasta alta densidad.
APORTACIÓN AL PERFIL DEL GRADUADO
La materia contribuye en el egresado a comprender y utilizar los sistemas electrónicos
lógicos programables, así como a diseñar, programar e implementar sistemas sencillos de
medición y control basados en estos dispositivos. Dentro de su vida profesional, el
egresado, continuamente estará relacionado con los dispositivos electrónicos
programables dentro de los sistemas de control y automatización. Específicamente el curso
coadyuva a:
Conocer y comprender como funcionan los circuitos lógicos programables.
Proporcionar los conocimientos básicos de electrónica digital para su
implementación en los circuitos lógicos programables.
Proporcionar la habilidad para diseñar y programar sistemas lógicos dentro de un
chip.
Habilitar al egresado para conocer y programar aplicaciones en lógicas en circuitos
programables de baja, media y alta densidad.
Aprender la estructura básica de los lenguajes de programación de hardware.
Entender el funcionamiento, programación y aplicación de los dispositivos lógicos
programables.
CONTENIDO TEMÁTICO POR TEMAS Y SUBTEMAS
UNIDAD TEMAS SUBTEMAS
1.1 Introducción a la lógica digital
1.2 Circuitos lógicos secuenciales
Diseño digital básico 1.3 Circuitos lógicos combinacionales
1
Tiempo: 8 hrs.
Dispositivos lógicos 2.1 Dispositivos GAL
programables 2.2 Dispositivos PAL
2 2.3 Dispositivos PLD
Tiempo: 8 hrs.
Lenguajes de programación de 3.1 Introducción a los HDLs
hardware. 3.2 VHDL
3.3 Verilog
3
Tiempo: 12 hrs.
4.1 Introducción a los FPGA
FPGA
4.2 Tabla de búsqueda (Look up table)
4.3 Programación de los FPGA
4 Tiempo: 12 hrs.
4.4 FPGA reconfigurables
5.1 Diseños lógicos básicos
5.2 Operaciones aritméticas
Aplicaciones 5.3 Convertidores y multiplexores
5.4 Registros y flip-flops
5 Tiempo: 8 hrs. 5.5 Consideraciones prácticas
5.6 Contadores y maquinas de estados
5.7 Interconexión con circuitos analógicos
METODOLOGÍA DE DESARROLLO DEL CURSO
Analizando tema por tema con la secuencia establecida en el programa, se recomiendo
dejar trabajos de investigación y presentaciones ante el grupo.
SUGERENCIAS DE EVALUACIÓN
A través de exámenes cada dos o tres unidades.
Diseño de un sistema lógico con CPLDs o FPGAs.
BIBLIOGRAFÍA Y SOFTWARE DE APOYO
[1] W. Kleitz, Digital Electronics with VHDL, Prentice Hall, 2004
[2] D.J. Smith, HDL Chip Design, Boobook Publications Pty Ltd, 2001
[3] M. Rafiquzzaman, Fundamentals of Digital Logic and Microcomputer Design, John
Wiley & Sons Inc, 2003
[4] S. Waterman, Digital Logic Simulation and CPLD Programming with VHDL,
Prentice Hall, 2003
[5] T. L. Floyd, Digital Fundamentals with VHDL , Prentice Hall, 2003
[6] G. Bostock, Programmable logic Handbook, Butterworth-Heinemann, 1993
[7] M. Barrón Ruiz, Lógica Programable, Mc Graw-Hill, 1994
SOFTWARE
[1] ISE WEB PACK
PRÁCTICAS PROPUESTAS
Las prácticas no son obligatorias sino recomendaciones para el alumno. Se sugiere que las
prácticas propuestas sean realizadas por equipos para estar en concordancia con la
finalidad de fomentar la discusión de ideas que plantea el curso. En este sentido, se
recomiendan las siguientes prácticas por unidad:
UNIDAD PRÁCTICA
1. Diseño digital básico Diseño, simulación y construcción de un
contador digital programable de cuatro bits
con compuertas lógicas
2. Dispositivos lógicos Diseño, simulación y construcción de un
programables contador digital programable de cuatro
bits con compuertas lógicas con un PLD
3. Lenguajes de Diseño y simulación de una unidad
programación de aritmética y lógica en VHDL
hardware.
4. FPGAs Diseño, simulación e implementación de
un sumador de 32 bits con FPGAs
5. Aplicaciones Diseño, simulación e implementación de
una unidad aritmética y lógica en un
FPGA
