l "flip-flop" J-K, es el m�s vers�til de los flip-flops b�sicos.
Tiene el car�cter
de seguimiento de entrada del flip-flop D sincronizado, pero tiene dos entradas,
denominadas tradicionalmente J y K. Si J y K son diferentes, la salida Q toma el
valor de J durante la subida del siguiente pulso de sincronismo.
Examinar Estructura
Aplicaciones
Si J y K son ambos low (bajo), entonces no se produce cambio alguno. Si J y K son
ambos high (alto), entonces en la siguiente subida de clock la salida cambiar� de
estado. Puede realizar las funciones del flip-flop set/reset y tiene la ventaja de
que no hay estados ambiguos. Puede actuar tambien como un flip-flop T para
conseguir la acci�n de permutaci�n en la salida, si se conectan entre s� las
entradas J y K. Esta aplicaci�n de permutar el estado, encuentra un uso extensivo
en los contadores binarios.
Flip-Flops
�ndice
Conceptos de Electr�nica
Circuitos Digitales
Operaciones Secuenciales
Aplicaciones del Flip-Flop J-K
HyperPhysics*****Electricidad y Magnetismo
M Olmo R Nave
Atr�s
Estructura del Flip-Flop J-K
A la derecha se tiene una versi�n simplificada del vers�til flip-flop J-K. N�tese
que las salidas se retroalimentan para habilitar las puertas NAND. Esto es lo que
le proporciona la acci�n de permutaci�n cuando J=K=1.
Si bien esta implementaci�n del flip-flop J-K con cuatro puertas NAND funciona en
principio, hay problemas que surgen con el tiempo ("timing"). El pulso de "timing"
debe ser muy corto porque un cambio en Q antes de que aquel se apague puede
conducir el circuito a una oscilaci�n llamada "carrera". Los circuitos integrados
modernos son tan r�pidos que esta sencilla versi�n del flip-flop J-K no es pr�ctica
(pusimos uno en el laboratorio con un chip de 4-NAND disponible y era muy inestable
frente a las carreras).
El siguiente paso para hacer uso del vers�til flip-flop J-K es usar cuatro puertas
NAND adicionales para crear el flip-flop JK Master-Slave que tiene dos flip-flops
set/reset encauzados, usados como "latches" de una manera que suprime la "carrera".
Ejemplo de Permutaci�n
Flip-Flops
�ndice
Conceptos de Electr�nica
Circuitos Digitales
HyperPhysics*****Electricidad y Magnetismo
M Olmo R Nave
Atr�s
Ejemplo de Permutaci�n: Flip-Flop J-K
La subida hacia positivo (SHP) del clock (pulso de sincronismo), habilita la
permutaci�n de la salida Q. La condici�n de "habilitaci�n", no persiste durante
toda la fase positiva del clock. Las entradas J y K por s� solas no pueden originar
una transici�n, sino que sus valores en el momento del SHP determina la salida de
acuerdo con la tabla de verdad. Esto es una aplicaci�n del vers�til flip-flop J-K.
Como esta versi�n de 4-NAND del flip-flop J-K est� sometida al problema de la
"carrera", se desarrollo el Flip Flop J-K Master-Slave para proporcionar un
circuito mas estable con la misma funci�n.
El Flip Flop J-K Master-Slave tiene dos flip flops SR encauzados, usados como
"latches" de forma que suprime el comportamiento de "carrera". Otra forma de mirar
este circuito es la de dos flip-flops J-K atados juntos, con el segundo impulsado
por una se�al de clock invertida.
Cuando el clock realiza una transici�n positiva, la secci�n master se dispara pero
la secci�n slave no, ya que su clock est� invertido. En el semiciclo del clock, en
la transici�n descendente, el clock invertido tiene una transici�n positiva y
dispara la secci�n slave. La salida final Q sigue entonces la salida M de la
secci�n master despu�s de un semiciclo del clock.
Flip-Flops
�ndice
Conceptos de Electr�nica
Circuitos Digitales
Referencia
Tocci
Digital Systems, p170
HyperPhysics*****Electricidad y Magnetismo
M Olmo R Nave
Atr�s
Transferencia de Datos, Flip-Flop J-K
En la transferencia de datos s�ncrona entre dos flip-flops J-K, una se�al de
transferencia en la entrada del clock causa que el estado de la celda A se
transfiera a la celda. La se�al de transferencia se puede aplicar a varias de tales
celdas en serie para crear un "registro de desplazamiento" (shift register).
En la transferencia de datos as�ncrona, el pulso de transferencia se puede aplicar
en cualquier momento, para forzar los datos en las entradas as�ncronas de set y
clear, almacenando los datos independientemente de lo que suceda en las otras
entradas.
Flip-Flops
�ndice
Conceptos de Electr�nica
Circuitos Digitales
Transferencia de Datos
Aplicaciones del Flip-Flop J-K
Referencia
Tocci
Digital Systems, Sec 5-9, 5-17
HyperPhysics*****Electricidad y Magnetismo
M Olmo R Nave
Atr�s
Inestabilidad del Flip-Flop J-K o "Carrera"
Una versi�n simplificada del vers�til flip-flop J-K. Obs�rvese que las salidas se
retroalimentan a las puertas NAND habilitadas. Esto es lo que le da la acci�n de
conmutaci�n cuando J=K=1. La conmutaci�n puede ser un comportamiento deseado, pero
en general, se desea que los tiempos de conmutaci�n sean controlados por los pulsos
de clocks como habilitadores para poder controlar y predecir la salida.
Para esta versi�n del flip-flop J-K, la conmutaci�n se activar�a en cualquier
momento en que el clock tuviera el valor 1 y la velocidad de activaci�n estar�a
determinada por el retardo de propagaci�n a lo largo del circuito. El valor de la
salida en cualquier momento no ser�a predecible por el estado del clock. Esto da
lugar a lo que se llama "carrera" o "condici�n de carrera". Esta conmutaci�n no
controlada puede suprimirse utilizando la disposici�n master-slave en la que la
transmisi�n del valor J a la salida se retrasa medio ciclo de clock y no se
retroalimenta inmediatamente a la entrada.
Ejemplo de Permutaci�n
Flip-Flops
